WorldCat Identities

Gogniat, Guy

Overview
Works: 33 works in 61 publications in 2 languages and 737 library holdings
Genres: Conference papers and proceedings 
Roles: Editor, Author, Other, Thesis advisor, Opponent, Contributor, htt
Publication Timeline
.
Most widely held works by Guy Gogniat
Algorithm-architecture matching for signal and image processing : best papers from design and architectures for signal and image processing 2007 & 2008 & 2009 by Guy Gogniat( )

17 editions published between 2010 and 2011 in English and held by 414 WorldCat member libraries worldwide

Coverage of Algorithm-Architecture Matching ranges from sensors to architectures design, reflecting a diversity of potential algorithms including signal, communication, image, video, 3D-Graphics implemented onto architectures from FPGA to multiprocessor systems
ReCoSoC : 7th International Workshop on Reconfigurable and Communication-Centric Systems-on-Chip : July 9-11, 2012, York, United Kingdom : proceedings by International Workshop on Reconfigurable Communication-Centric Systems-on-Chip( )

2 editions published in 2012 in English and held by 250 WorldCat member libraries worldwide

Security trends for FPGAS : from secured to secure reconfigurable systems by Benoit Badrignans( )

10 editions published in 2011 in English and held by 30 WorldCat member libraries worldwide

In "Security Trends for FPGA's" the authors present an analysis of current threats against embedded systems and especially FPGAs. They discuss about requirements according to the FIPS standard in order to build a secure system. This point is of paramount importance as it guarantees the level of security of a system. Also highlighted are current vulnerabilities of FPGAs at all the levels of the security pyramid. It is essential from a design point of view to be aware of all the levels in order to provide a comprehensive solution. The strength of a system is defined by its weakest poin
Communication-Oriented Design Space Exploration for Reconfigurable Architectures by Lilian Bossuet( )

1 edition published in 2007 in English and held by 2 WorldCat member libraries worldwide

Etude d'attaques matérielles et combinées sur les "System-on-chip" by Fabien Majéric( )

1 edition published in 2018 in French and held by 2 WorldCat member libraries worldwide

L'intérêt de la communauté de la sécurité numérique dans le domaine des Systems on Chip (SoC) s'est essentiellement focalisé sur les menaces logicielles, améliorant sans cesse le niveau de protection. Cependant, l'exploitation de ce vecteur d'attaque devenant de plus en plus difficile, il est fort probable que les attaques matérielles se multiplient. Par conséquent, il est primordial d'étudier ces dernières afin d'anticiper la menace qu'elles représentent. La sophistication de l'architecture et la rapidité d'évolution des technologies embarquées dans les SoC, justifient la mise en place d'une méthodologie adaptée pour évaluer efficacement leur niveau de sécurité. C'est dans ce contexte que cette thèse propose l'étude de cette catégorie d'attaques ainsi qu'un aperçu de leur impact sur la sécurité de ce type de systèmes. Alors que les architectures élaborées accroissent la difficulté de mise en place d'attaques physiques, elles augmentent également la surface d'attaque. Une première étude analyse les chemins d'attaques afin de déterminer les grandeurs physiques exploitables les plus pertinentes. Cette étape conduit, dans un deuxième temps, à l'élaboration de règles génériques pour l'évaluation sécuritaire des SoC présents sur le marché. Celles-ci combinent diverses techniques déjà utilisées dans le domaine de la carte à puce. L'ensemble de ce travail s'appuie sur plusieurs divers modules caractéristiques de la sécurité des SoC actuels. Tous les résultats soulignent que la complexité inhérente aux SoC n'est pas suffisante pour les protéger contre les attaques matérielles et l'implémentation des sécurités dans ces systèmes doit se faire sans se reposer sur cette propriété
Architecture et déploiement de services d'aide à la personne by Molham Darwish( )

1 edition published in 2016 in English and held by 2 WorldCat member libraries worldwide

The ageing of the European population encouraged the community to search for solutions tosupport this evolution. In this context, several issues (related to the expensive and limited healthcare services and health facilities capacities) need to be addressed.Thus, several projects, research and industrial solutions have been proposed to address these issues.Most of these projects and industrial developments are based on the use of the latest ICT technicaldevelopments to provide solutions that ameliorate the well-being of the targeted ageing groupand to guaranty their independence in their own living spaces. The provided technologicalsolutions need to be guaranteed against potential faults which may lead to the systems failure andimpact the users' needs and independency.In this work, we propose a home automation system representation, based on the user's needs toprovide continuous and viable solutions that meets the users' expectations, and ensuring theavailability of system's services.For this goal, we propose to develop an integrated modeling framework allowing therepresentation of the home automation reconfigurable system with the consideration of a faulttolerance approach (based on the alternative definition of scenarios of system servicesdeliverance).In the proposed workflow, we describe the system structural elements (described as services andcomponents) in the design modeling view, and, we lead model transformation rules allowinggenerating an analysis model and a behavior model. The analysis model allows making a decisionabout the alternative elements selection in order to substitute the faulty elements. The analysismodel definition is based on the notion of Fault Tree Analysis approach (adopting the probabilityof events failure in order to evaluate a given system status).The behavior model is in charge of simulating the execution of the system services ensuring, thus,that the proposed scenarios lead to system services deliverance.Moreover, we propose to define an expert based feature measuring the importance of a system'scomponent within the service context. In this framework, we propose a new approach, based onthe joint integration of the importance factor into the Fault Tree Analysis approach in order to studythe criticality of the component, in case of failure, on the service continuity.We propose an experimental validation framework, based on several validation objectives toevaluate the proposed work in this research
Techniques de Test Pour la Détection de Chevaux de Troie Matériels en Circuits Intégrés de Systèmes Sécurisés by Leonel Acunha guimarães( )

1 edition published in 2017 in English and held by 2 WorldCat member libraries worldwide

La mondialisation et la déverticalisation des métiers du semi-conducteur a mené cette industrie à sous-traiter certaines étapes de conception et souvent la totalité de la fabrication. Au cours de ces étapes, les circuits intégrés (CIs) sont vulnérables à des altérations malignes : les chevaux de Troie matériels (HTs). Dans les applications sécuritaires, il est important de garantir que les circuits intégrés utilisés ne soient pas altérés par de tels dispositifs. Afin d'offrir un niveau de confiance élevé dans ces circuits, il est nécessaire de développer de nouvelles techniques de test pour détecter les HTs, aussi légers et furtifs soient-ils. Cette thèse étudie les menaces et propose deux approches originales de test post-fabrication pour détecter des HTs implantés après synthèse. La première technique exploite des capteurs de courant incorporés au substrat (BBICS), originalement conçus pour identifier les défauts transitoires dans les CIs. Dans notre cas, ils fournissent une signature numérique obtenue par analyse statistique permettant de détecter tout éventuel HT, même au niveau dopant. La deuxième proposition est une méthode non intrusive pour détecter les HTs dans les circuits asynchrones. Cette technique utilise la plateforme de test du circuit et ne requiert aucun matériel supplémentaire. Elle permet la détection de HTs dont la surface est inférieure à 1% de celle du circuit. Les méthodes et les techniques-,- mises au point dans cette thèse-,- contribuent donc à réduire la vulnérabilité des CIs aux HTs soit par adjonction d'un capteur (BBICS), soit en exploitant les mécanismes de test s'il s'agit de circuits asynchrones
ARCHITECTURE GENERIQUE ET SYNTHESE DES COMMUNICATIONS POUR LA CONCEPTION CONJOINTE DE SYSTEMES EMBARQUES LOGICIEL/MATERIEL by Guy Gogniat( Book )

2 editions published in 1997 in French and held by 2 WorldCat member libraries worldwide

LES PROGRES TECHNOLOGIQUES CONSTANTS DANS LES DOMAINES DES ASIC ET DES CURS DE PROCESSEURS PERMETTENT D'INTEGRER DES SYSTEMES EMBARQUES DE COMPLEXITE CROISSANTE AU SEIN D'UN MEME CIRCUIT. PAR AILLEURS, DEPUIS QUELQUES ANNEES L'UTILISATION DE SYSTEMES EMBARQUES DEVIENT REGULIERE DANS DE NOMBREUX DOMAINES D'APPLICATION. LEURS IMPLEMENTATIONS NECESSITENT GENERALEMENT LA MISE EN UVRE DE COMPOSANTS HETEROGENES ET LA VERIFICATION DE CONTRAINTES DE CONCEPTION SEVERES (E.G., SURFACE, PERFORMANCE, CONSOMMATION). DE PLUS, LES EXIGENCES DES UTILISATEURS ENTRAINE LA DIMINUTION DES DUREES DE VIE DE CES SYSTEMES EMBARQUES. AINSI, L'IMPORTANCE DE LA CONCEPTION CONJOINTE LOGICIEL/MATERIEL CROIT FORTEMENT AFIN D'AIDER LES CONCEPTEURS A RESPECTER LES CONTRAINTES DE TIME TO MARKET. LA CONCEPTION DES INTERFACES DE COMMUNICATION ENTRE LES COMPOSANTS LOGICIELS ET MATERIELS DE L'ARCHITECTURE GARANTISSANT DES TRANSFERTS DE DONNEES ET DE CONTROLE CORRECTS EST PARTICULIEREMENT LONGUE ET DIFFICILE. AINSI, SUR LA BASE D'UNE ARCHITECTURE GENERIQUE DEDIEE AUX APPLICATIONS EMBARQUEES DE TELECOMMUNICATION ET DE MULTIMEDIA, NOUS PROPOSONS UNE METHODE DE SYNTHESE DES COMMUNICATIONS QUI REALISE LA CARACTERISATION ET L'IMPLEMENTATION DES COMMUNICATIONS DANS L'ARCHITECTURE FINALE. CETTE METHODE PREND PLACE APRES LES ETAPES DE PARTITIONNEMENT ET D'ORDONNANCEMENT ET PEUT CONSTITUER LES FONDEMENTS D'UNE APPROCHE DE CONCEPTION CONDUISANT A L'INTEGRATION LOGICIEL ET MATERIEL D'APPLICATIONS DE TRAITEMENT DU SIGNAL
Dynamic configuration management of a multi-standard and multi-mode reconfigurable multi-ASIP architecture for turbo decoding by Vianney Lapotre( )

1 edition published in 2017 in English and held by 2 WorldCat member libraries worldwide

Générateur de coprocesseur pour le traitement de données en flux (vidéo ou similaire) sur FPGA. by Gwenhael Goavec-Merou( Book )

2 editions published in 2014 in French and held by 2 WorldCat member libraries worldwide

Using Field Programmable Gate Arrays (FPGA) is one of the very few solution for real time processingdata flows of several hundreds of Msamples/second. However, using such componentsis technically challenging beyond the need to become familiar with a new kind of dedicateddescription language and ways of describing algorithms, understanding the hardware behaviouris mandatory for implementing efficient processing solutions. In order to circumvent these difficulties,past researches have focused on providing solutions which, starting from a description ofan algorithm in a high-abstraction level language, generetes a description appropriate for FPGAconfiguration. Our contribution, following the strategy of block assembly based on the skeletonmethod, aimed at providing a software environment called CoGen for assembling various implementationsof readily available and validated processing blocks. The resulting processing chainis optimized by including FPGA hardware characteristics, and input and output bandwidths ofeach block in order to provide solution fitting best the requirements and constraints. Each processingblock implementation is either generated automatically or manually, but must complywith some constraints in order to be usable by our tool. In addition, each block developer mustprovide a standardized description of the block including required resources and data processingbandwidth limitations. CoGen then provides to the less experienced user the means to assemblethese blocks ensuring synchronism and consistency of data flow as well as the ability to synthesizethe processing chain in the available hardware resources. This working method has beenapplied to video data flow processing (threshold, contour detection and tuning fork eigenmodesanalysis) and on radiofrequency data flow (wireless interrogation of sensors through a RADARsystem, software processing of a frequency modulated stream, software defined radio)
A Priori Implementation Effort Estimation for Hardware Design Based on Independent Path Analysis by Rasmus Abildgren( )

1 edition published in 2008 in English and held by 2 WorldCat member libraries worldwide

Design and Architectures for Signal and Image Processing by Markus Rupp( )

1 edition published in 2008 in English and held by 2 WorldCat member libraries worldwide

Modèles et protocoles de cohérence de données, décision et optimisation à la compilation pour des architectures massivement parallèles. by Safae Dahmani( )

1 edition published in 2015 in French and held by 2 WorldCat member libraries worldwide

Manycores architectures consist of hundreds to thousands of embedded cores, distributed memories and a dedicated network on a single chip. In this context, and because of the scale of the processor, providing a shared memory system has to rely on efficient hardware and software mechanisms and data consistency protocols. Numerous works explored consistency mechanisms designed for highly parallel architectures. They lead to the conclusion that there won't exist one protocol that fits to all applications and hardware contexts. In order to deal with consistency issues for this kind of architectures, we propose in this work a multi-protocol compilation toolchain, in which shared data of the application can be managed by different protocols. Protocols are chosen and configured at compile time, following the application behaviour and the targeted architecture specifications. The application behaviour is characterized with a static analysis process that helps to guide the protocols assignment to each data access. The platform offers a protocol library where each protocol is characterized by one or more parameters. The range of possible values of each parameter depends on some constraints mainly related to the targeted platform. The protocols configuration relies on a genetic-based engine that allows to instantiate each protocol with appropriate parameters values according to multiple performance objectives. In order to evaluate the quality of each proposed solution, we use different evaluation models. We first use a traffic analytical model which gives some NoC communication statistics but no timing information. Therefore, we propose two cycle- based evaluation models that provide more accurate performance metrics while taking into account contention effect due to the consistency protocols communications.We also propose a cooperative cache consistency protocol improving the cache miss rate by sliding data to less stressed neighbours. An extension of this protocol is proposed in order to dynamically define the sliding radius assigned to each data migration. This extension is based on the mass-spring physical model. Experimental validation of different contributions uses the sliding based protocols versus a four-state directory-based protocol
Implantation matérielle de chiffrements homomorphiques by Asma Mkhinini( )

1 edition published in 2017 in French and held by 2 WorldCat member libraries worldwide

Une des avancées les plus notables de ces dernières années en cryptographie est sans contredit l'introduction du premier schéma de chiffrement complètement homomorphe par Craig Gentry. Ce type de système permet de réaliser des calculs arbitraires sur des données chiffrées, sans les déchiffrer. Cette particularité permet de répondre aux exigences de sécurité et de protection des données, par exemple dans le cadre en plein développement de l'informatique en nuage et de l'internet des objets. Les algorithmes mis en œuvre sont actuellement très coûteux en temps de calcul, et généralement implantés sous forme logicielle. Les travaux de cette thèse portent sur l'accélération matérielle de schémas de chiffrement homomorphes. Une étude des primitives utilisées par ces schémas et la possibilité de leur implantation matérielle est présentée. Ensuite, une nouvelle approche permettant l'implantation des deux fonctions les plus coûteuses est proposée. Notre approche exploite les capacités offertes par la synthèse de haut niveau. Elle a la particularité d'être très flexible et générique et permet de traiter des opérandes de tailles arbitraires très grandes. Cette particularité lui permet de viser un large domaine d'applications et lui autorise d'appliquer des optimisations telles que le batching. Les performances de notre architecture de type co-conception ont été évaluées sur l'un des cryptosystèmes homomorphes les plus récents et les plus efficaces. Notre approche peut être adaptée aux autres schémas homomorphes ou plus généralement dans le cadre de la cryptographie à base de réseaux
Systèmes de cryptocalculs, compilation et support d'exécution by Simon Fau( )

1 edition published in 2016 in English and held by 2 WorldCat member libraries worldwide

Our approach in this thesis was to identify where FHE could be used in computer science and to build an experimental platform that allow us to test real-life algorithm running on homomorphically-encrypted data. The first part of this thesis is dedicated to the state of the art. We first present homomorphic encryption schemes designed before 2008 and then move to the Fully Homomorphic Encryption period. We describe several schemes of interest for this thesis and discuss FHE implementations. Finally, we present Yao's garbled circuits as they can solve similar problems as FHE and briefly talk about Functional Encryption (FE). The second part of this thesis is for our contributions to the subject. We begin by explaining how FHE can be useful in various scenarios and try to provide practical use cases that we identified during the thesis. Then, we describe our approach to perform computations on encrypted data using FHE and explain how we were able to build on just the homomorphic addition and multiplication a platform for the execution in the encrypted domain of a wide range of algorithms. We then detail our solution for performing private queries on an encrypted database using homomorphic encryption. In a final chapter, we present our experimental results
Software-based Detection and Mitigation of Microarchitectural Attacks on Intel's x86 Architecture by Maria Mushtaq( )

1 edition published in 2019 in English and held by 2 WorldCat member libraries worldwide

Les attaques par canaux cachés basées sur les accès aux mémoires caches constituent une sous-catégorie représentant un puissant arsenal permettant de remettre en cause la sécurité d'algorithmes cryptographiques en ciblant leurs implémentations. Malgré de nombreux efforts, les techniques de protection contre ces attaques ne sont pas encore assez matures. Ceci est principalement dû au fait que la plupart des techniques ne protègent généralement pas contre tous les scénarii d'attaques. De plus, ces solutions peuvent impacter fortement les performances des systèmes. Cette thèse propose des arguments en faveur du renforcement de la sécurité et de la confidentialité dans les systèmes informatiques modernes tout en conservant leurs performances. Pour cela, la thèse développe une protection basée sur les besoins, qui permettent au système d'exploitation d'appliquer uniquement des mesures de protection après la détection des attaques. Ainsi, la détection peut servir de première ligne de défense. Cependant, pour que la stratégie de protection basée sur la détection soit efficace, il faut que cette dernière soit fiable, n'impacte que faiblement les performances et couvre un large spectre d'attaques avant que ces dernières atteignent leur but. Dans cette optique, cette thèse propose un cadre complet pour la protection basée sur la détection d'un ensemble d'attaques exploitant les mémoires caches lors de l'exécution sous des conditions de charge variables du système. De plus, la thèse propose de coupler l'utilisation du principe de détection avec un mécanisme de protection intégré au système d'exploitation Linux. Bien que le mécanisme de protection proposé soit appliqué à Linux, la solution est extensible à d'autres systèmes d'exploitation. Cette thèse démontre que la sécurité et la confidentialité doivent être pris en compte au niveau système et que les solutions de protection doivent adopter une approche holistique
Approche orientée modèles pour la sûreté et la sécurité des systèmes embarqués by Letitia Li( )

1 edition published in 2018 in English and held by 1 WorldCat member library worldwide

The presence of communicating embedded systems/IoTs in our daily lives have brought a myriad of benefits, from adding conveniences and entertainment, to improving the safety of our commutes and health care. However, the flaws and vulnerabilities in these devices expose their users to risks of property damage, monetary losses, and personal injury. For example, consumer vehicles, both connected and conventional, have succumbed to a variety of design flaws resulting in injuries and death. At the same time, as vehicles are increasingly connected (and in the near future, autonomous), researchers have demonstrated possible hacks on their sensors or internal control systems, including direct injection of messages on the CAN bus.Ensuring the safety of users or bystanders involves considering multiple factors. Conventional safety suggests that a system should not contain software and hardware flaws which can prevent it from correct function. `Safety of the Intended Function' involves avoiding the situations which the system or its components cannot handle, such as adverse extreme environmental conditions. Timing can be critical for certain real-time systems, as the system will need to respond to certain events, such as obstacle avoidance, within a set period to avoid dangerous situations. Finally, the safety of a system depends on its security. An attacker who can send custom commands or modify the software of the system may change its behavior and send it into various unsafe situations. Various safety and security countermeasures for embedded systems, especially connected vehicles, have been proposed. To place these countermeasures correctly requires methods of analyzing and verifying that the system meets all safety, security, and performance requirements, preferably at the early design phases to minimize costly re-work after production. This thesis discusses the safety and security considerations for embedded systems, in the context of Institut Vedecom's autonomous vehicle. Among the proposed approaches to ensure safety and security in embedded systems, Model-Driven Engineering is one such approach that covers the full design process, from elicitation of requirements, design of hardware and software, simulation/formal verification, and final code generation. This thesis proposes a modeling-based methodology for safe and secure design, based on the SysML-Sec Methodology, which involve new modeling and verification methods. Security modeling is generally performed in the last phases of design. However, security impacts the early architecture/mapping and HW/SW partitioning decisions should be made based on the ability of the architecture to satisfy security requirements. This thesis proposes how to model the security mechanisms and the impact of an attacker as relevant to the HW/SW Partitioning phase. As security protocols negatively impact performance, it becomes important to measure both the usage of hardware components and response times of the system. Overcharged components can result in unpredictable performance and undesired delays. This thesis also discusses latency measurements of safety-critical events, focusing on one critical to autonomous vehicles: braking as after obstacle detection. Together, these additions support the safe and secure design of embedded systems
Dynamic and partial reconfigurable embedded systems design with UML by Jorgiano Vidal( Book )

1 edition published in 2010 in English and held by 1 WorldCat member library worldwide

Les avancées récentes au niveau des technologies reconfigurables permettent d'implanter des système multiprocesseurs dans un seul FPGA. (Multiprocessor System on Programmable Chip, MPSoPC). Pour pouvoir accélérer le temps de développement de tels systèmes hétérogènes, des nouvelle techniques de projet doivent être développées. De plus, l'exécution dynamique de tâches est un point clef concernant les systèmes modernes, i.e. systèmes qui ont la capacité de changer leur comportement au cours de l'exécution pour s'adapter à leur environnent. L'UML (Unified Modeling Language) est utilisé pour la modélisation de logiciels depuis sa première version. Récemment, avec les nouveaux concepts rajoutés aux dernières versions (UML2), il est aussi adapté à la modélisation du matériel. Cette thèse est une contribution dans le cadre du projet MOPCOM, qui propose un ensemble des techniques de modélisation avec UML pour construire des systèmes embarqués complexes. Les techniques proposées dans cette thèse considèrent le système à construire comme un modèle unique complet. Nous proposons ensuite un ensemble de transformations qui permettent de générer automatiquement le système. Notre approche permet de modéliser des applications dynamiques sur des plateformes reconfigurables. Nous avons obtenu une réduction de temps de conception de 30% à travers l'utilisation de notre méthodologie
Sécurité haut débit pour les systèmes embarqués à base de FPGAs by Jérémie Crenne( Book )

1 edition published in 2011 in French and held by 1 WorldCat member library worldwide

« [...] Puis, l'on ferra des récepteurs de télévision bijoux, comme il y a des postes de TSF bijoux. Des postes de poches, grands comme une lampe électrique. Plus besoin d'acheter un journal, l'on se branchera sur l'émission d'information, ou sur l'éditorial politique, ou sur la chronique de mode, ou sur le compte rendu sportif. Voir même sur un problème de mots croisés. Et la rue présentera un singulier spectacle. ». R. Barjavel, « La télévision, oeil de demain », 1947. C'est ainsi que l'auteur de romans de science fiction et d'anticipation René Barjavel, avait prédit dés la fin des années 40 l'avènement de ce que nous connaissons sous le nom de smartphones. Drôle de scène, en effet, que de voir des individus déambuler dans les rues, les yeux rivés sur l'objet au creux de leur main. Pour le meilleur et pour le pire, l'avènement de la mise en réseau à l'échelle mondiale a rendu les systèmes embarqués omniprésents dans notre quotidien. Désormais dans le nuage, le nombre d'information personnel en transit et les vitesses de transfert toujours plus importants, imposent une sécurité adéquate. Cependant, le coût en général associé est économiquement dissuasif. Proposer des solutions de sécurité ad-hoc pour ces systèmes restreints en ressources, est le propos de nos travaux. S'appuyant sur des techniques à la fois anciennes et récentes, nous montrons que le couple embarqué-sécurité peut s'accorder, et éviter ainsi, une inévitable procédure de divorce
Modélisation et contrôle de la reconfiguration : application aux systèmes embarqués dynamiquement reconfigurables by Sébastien Guillet( Book )

1 edition published in 2012 in French and held by 1 WorldCat member library worldwide

 
moreShow More Titles
fewerShow Fewer Titles
Audience Level
0
Audience Level
1
  General Special  
Audience level: 0.50 (from 0.48 for Algorithm- ... to 0.97 for ReCoSoC : ...)

WorldCat IdentitiesRelated Identities
Algorithm-architecture matching for signal and image processing : best papers from design and architectures for signal and image processing 2007 & 2008 & 2009
Covers
Security trends for FPGAS : from secured to secure reconfigurable systems
Languages
English (39)

French (9)