WorldCat Identities

Charot, François

Overview
Works: 25 works in 48 publications in 2 languages and 346 library holdings
Genres: Conference papers and proceedings 
Roles: Author, Other, Thesis advisor
Classifications: TK7874.6,
Publication Timeline
.
Most widely held works by François Charot
ASAP 2010 : proceedings : 21st IEEE International Conference on Application-Specific Systems, Architectures, and Processors : July 7-9, 2010, Rennes, France by Architectures, and Processors IEEE International Conference on Application-Specific Systems( )

1 edition published in 2010 in English and held by 268 WorldCat member libraries worldwide

21st IEEE International Conference on Application-Specific Systems, Architectures and Processors (ASAP), 2010 7 - 9 July 2010, Rennes, France( )

1 edition published in 2010 in English and held by 18 WorldCat member libraries worldwide

Microcode optimization for the PCS processor by F Bodin( Book )

3 editions published in 1989 in English and held by 9 WorldCat member libraries worldwide

Architectures parallèles spécialisées pour le traitement d'image by François Charot( Book )

3 editions published in 1993 in French and held by 7 WorldCat member libraries worldwide

Efficient parallel non-linear multigrid relaxation algorithms for low level vision applications by E Memin( Book )

4 editions published in 1994 in English and held by 6 WorldCat member libraries worldwide

Briques de base pour la réalisation d'architectures parallèles spécialisées by François Charot( Book )

3 editions published in 1993 in French and held by 6 WorldCat member libraries worldwide

Machine modeling and loop optimization for horizontal microcoded machines by F Bodin( Book )

4 editions published in 1990 in English and held by 6 WorldCat member libraries worldwide

ARCHITECTURES SYSTOLIQUES POUR LA RECONNAISSANCE DE MOTS CONNECTES by François Charot( Book )

2 editions published between 1984 and 1985 in French and held by 3 WorldCat member libraries worldwide

DANS LE PREMIER CHAPITRE, ON EXPOSE LES METHODES DE RECONNAISSANCE AUXQUELLES ON S'INTERESSE. LE 2E CHAPITRE EST CONSACRE A UNE ETUDE COMPARATIVE DES ALGORITHMES DE RECONNAISSANCE DE MOTS CONNECTES DECRITS DANS LE 1ER CHAPITRE. LA MISE EN OEUVRE SUR UNE ARCHITECTURE SYSTOLIQUE DES ALGORITHMES DE SAKOE ET MYERS EST DECRITE DANS LE CHAPITRE 3. DESCRIPTION, AU NIVEAU FONCTIONNEL, D'UNE ARCHITECTURE PERMET TANT LA MISE EN OEUVRE DE L'ALGORITHME DE SAKOE, DANS LE CHAPITRE 4
SALTO : System for assembly-language transformation and optimization by Erven Rohou( Book )

1 edition published in 1996 in English and held by 3 WorldCat member libraries worldwide

From equations to hardware ; Toward the systematic mapping of algorithms onto parallel architectures by François Charot( Book )

2 editions published in 1992 in English and held by 2 WorldCat member libraries worldwide

Architecture pour les opérations géométriques en synthèse d'images par facettes by François Charot( Book )

3 editions published in 1985 in French and held by 2 WorldCat member libraries worldwide

Étude architecturale d'un algorithme d'estimation de mouvement bloc-récursif by François Charot( Book )

2 editions published in 1995 in French and held by 2 WorldCat member libraries worldwide

Systolic architectures for connected speech recognition by François Charot( Book )

3 editions published in 1984 in English and held by 2 WorldCat member libraries worldwide

Programmable processor modeling for retargetable compiler design and architecture exploration by François Charot( Book )

2 editions published in 1998 in English and held by 2 WorldCat member libraries worldwide

Déploiement d'applications multimédia sur architecture reconfigurable à gros grain : modélisation avec la programmation par contraintes by Erwan Raffin( Book )

2 editions published in 2011 in French and held by 1 WorldCat member library worldwide

Les systèmes embarqués sont des dispositifs électroniques et informatiques autonomes, dédiés à une tâche bien précise. Leur utilisation s'est désormais démocratisée à de nombreux domaines d'applications et en particulier au multimédia. Ce type d'application est caractérisé par un besoin important en puissance de calcul et en échange de données. Les architectures matérielles au cœur de ces systèmes sont généralement dotées d'accélérateurs chargés de l'exécution des noyaux de calcul intensif. Les architectures reconfigurables à gros grain (CGRA) sont particulièrement adaptées à l'accélération d'applications multimédia car elles répondent au mieux aux contraintes de performance, d'efficacité énergétique, de flexibilité et de coût de conception. En effet, ce type d'architecture est un compromis entre les processeurs à usage général, les architectures dédiées et celles reconfigurables à grain fin. Cette thèse traite de certains aspects liés aux problématiques de conception et de compilation d'applications pour CGRA. Nos travaux s'inscrivent dans une démarche d'adéquation applications multimédia / CGRA / conception et compilation basées sur la programmation par contraintes (CP). Notre méthodologie nous a permis, grâce à la CP, de modéliser et de résoudre un ensemble de problèmes combinatoires complexes. Le premier modèle présenté a trait à la fusion d'unités fonctionnelles reconfigurables sous contraintes architecturales et technologiques. Les deux autres modèles abordent les problèmes de : placement, ordonnancement et routage des données pour le déploiement d'une application sur CGRA. Notre approche permet, dans la majorité des cas, de prouver l'optimalité de la solution obtenue
Machine modeling and loop ootimization for horizontal micocoded machines by F Bodin( Book )

1 edition published in 1990 in English and held by 1 WorldCat member library worldwide

Compilation optimisante pour processeurs extensibles by Antoine Floc'h( Book )

2 editions published in 2012 in French and held by 1 WorldCat member library worldwide

Application specific instruction set processors (ASIP) are a well known compromise between the high performance of a dedicated hardware and the flexibility of a programmable processor. These specialized processors may be composed of a general purpose processor whose instruction set is extended by instructions that are specific to one or few applications. Such specific instructions will be executed on a dedicated hardware extension that will reduce their execution times. If the design and verification cost of an extensible processor is reduced compared to a from scratch hardware design, the complexity is partly transferred to the compilation step. Indeed, the instruction set of an extensible processor is both an input and an output of the compilation process. This singularity implies a questioning of the compilation itself and usually place the designer at the heart of an iterative and exploration based design process. This thesis proposes several contributions to guide the design process of an extensible processor through automated optimization techniques. The first of these contributions is to select and schedule custom VLIW instructions by solving a single constraint programming (CP) optimization problem. Furthermore, we propose a novel technique that addresses the interactions between code optimization and instruction set extesion. The idea is to automatically transform the original loop nests of program (using the polyhedral model) to select specialized and vectorisables instructions. These instructions may use local memories of the hardware extension to store intermediates data produced at a given loop iteration
Briques de base pour la réalisation d'architectures parallèles spécialisées by François Charot( Book )

1 edition published in 1993 in French and held by 1 WorldCat member library worldwide

Génération automatique d'extensions de jeux d'instructions de processeurs by Kévin Martin( Book )

2 editions published in 2010 in French and held by 1 WorldCat member library worldwide

Les processeurs à jeux d'instructions spécifiques (ASIP) sont des processeurs spécialisés qui combinent la flexibilité d'un processeur programmable avec la performance d'un processeur dédié. L'une des approches de conception de tels processeurs consiste à spécialiser un cœur de processeur existant en y ajoutant des instructions spécialisées, mises en œuvre dans un module matériel fortement couplé au chemin de données du processeur. C'est l'extension de jeu d'instructions. La conception d'un ASIP nécessite des méthodologies et des outils logiciels appropriés garantissant une maîtrise des contraintes de conception et de la complexité grandissante des applications. Dans ce contexte, cette thèse vise à proposer une méthodologie de génération automatique d'extensions de jeux d'instructions. Celle-ci consiste à tout d'abord identifier l'ensemble des instructions candidates qui satisfont les contraintes architecturales et technologiques, afin de garantir leurs mises en œuvre. Ensuite, les instructions candidates qui minimisent le temps d'exécution séquentielle de l'application sont sélectionnées. Les ressources matérielles de l'extension, telles que les registres et les multiplexeurs, sont optimisées. Enfin, la dernière étape génère la description matérielle et le modèle de simulation de l'extension. Le code applicatif est adapté pour tenir compte des nouvelles instructions. Cette thèse propose des techniques basées sur la programmation par contraintes pour résoudre les problèmes difficiles (voir intraitables) que sont l'identification d'instructions, la sélection d'instructions et l'allocation de registres
System architectures for connected speech recognition by François Charot( Book )

1 edition published in 1984 in English and held by 1 WorldCat member library worldwide

 
moreShow More Titles
fewerShow Fewer Titles
Audience Level
0
Audience Level
1
  General Special  
Audience level: 0.00 (from 0.00 for ASAP 2010 ... to 0.00 for ASAP 2010 ...)

Languages
English (23)

French (20)