WorldCat Identities

Souifi, Abdelkader

Overview
Works: 63 works in 84 publications in 2 languages and 104 library holdings
Genres: Academic theses 
Roles: Other, Thesis advisor, Opponent, Author, Book designer
Publication Timeline
.
Most widely held works by Abdelkader Souifi
Réalisation et caractérisation opto-électrique d'un nanopixel à base de nanocristaux de Silicium by Lino Eugene( Book )

3 editions published between 2009 and 2010 in French and held by 3 WorldCat member libraries worldwide

Actuellement, plusieurs types de photodétecteurs sont disponibles sur le marché. Leurs performances se caractérisent notamment par la réponse spectrale, le courant d'obscurité, le rapport signal sur bruit, le rendement quantique et le temps de réponse. L'émergence de nouvelles applications nécessite des photodétecteurs de plus en plus sensibles, afin de pouvoir détecter de très faibles niveaux de radiation, voire de pouvoir compter des photons un par un. Ce travail de thèse s'intéresse aux moyens de réalisation de nanopixels pour la détection de faibles niveaux de lumière visible, en utilisant l'absorption dans des nanocristaux de silicium. Après avoir discuté de l'influence de la réduction des dimensions sur les propriétés électroniques et optiques du silicium, ainsi que de l'utilisation du blocage de Coulomb pour la photodétection, nous présentons un procédé de fabrication et d'isolation de nanopiliers contenant des nanocristaux de silicium dans une matrice d'oxyde de silicium. Les caractéristiques électriques des nanopixels intégrant ces nanocristaux ont permis de mettre en évidence les phénomènes de piégeage de charges dans les îlots, ainsi que leur contribution aux mécanismes de transport. Nous présentons finalement une première étude des propriétés électro-optiques des nanopixels qui ont été caractérisé par des mesures de photocourant
Etude par spectroscopies de photoluminescence et d'admittance des propriétés électroniques d'hétérostructures Si1-xGex : Si pour composants avances de la microélectronique silicium = Electronical properties of Si(l-x) Ge(x) on Si heterostructures for advanced devices of silicon microelectronics studied by photoluminescence and admittance spectroscopies by Abdelkader Souifi( Book )

2 editions published in 1993 in French and held by 3 WorldCat member libraries worldwide

Ce travail porte sur la caractérisation d'hétérostructures Sit-xGex/Si épitaxiées sur Si par dépôt en phase vapeur assisté par chauffage rapide (RTCVD) .. Le but de cette étude était de contribuer à la connaissance des propriétés électroniques du système contraint, et d'analyser la qualité de ce matériau en vue de son application aux transistors bipolaires à hétérojonctions (TBH). Une étude détaillée des processus de photoluminescence (PL) des couches contraintes Si1-xGex nous a permis, pour la première fois, de mesurer la variation de l'énergie de bande interdite à basse température, en fonction de la composition en germanium, ainsi que les effets de rétrécissement de bande interdite (BGN) dûs aux forts dopages. Le processus de relaxation des couches a également été suivi, au moyen de la spectroscopie de PL, et de caractérisations électriques diverses (I(V), C(V), spectroscopie transitoire de défauts profonds (DLTS)) afin de connaître avec précision les limites de stabilité de ces alliages. Des centres profonds liés aux défauts de relaxation ont pu être détectés par DLTS, et corrélés aux dislocations de désaccord de maille aux hétéro-interfaces, et aux dislocations présentes dans l'alliage Si1-xGex. L'ensemble des résultats obtenus permet de conclure sur l'excellente qualité des hétéro-structures obtenues par RTCVD, et de ce fait, sur la possibilité d'utiliser ces dernières pour l'élaboration de dispositifs innovants compatibles avec les technologies silicium les plus avancées
Etudes des propriétés optoélectroniques de structures et de composants à base de nanostructures de Si = tudy of optoelectronic properties of structures and components based on Si nanostructures by Jorge De La Torre y Ramos( Book )

3 editions published between 2003 and 2004 in French and held by 3 WorldCat member libraries worldwide

Silicon is the base semiconductor for microelectronics in particular because of the high integration levels and low productions costs that can be acheived. However, at the present time, the size reduction of components is confronted to serious problems since according to predictions, in the next 10 years the transmission lengths will exceed the 90km in one single chip and the transmission of information will represent a serious handicap because of signal propagation delays and overheating. In this framework, a 100% silicon based microphotonics seems to be a a very interessting option since to date most of the photonics devices neccesary to develop this technology like optical waveguides, fast switches and optical modulators or even tunable optical filters has been demonstrated. However, a major element for the development of this sector which is obtaining a silicon based effective light source is a serious challenge to overcome. This work concerns the study of the optoelectronic properties of silicon nanocrystals (nc-Si) fabricated by ion implantation at University of Barcelona or by LPCVD at CEA-LETI in Grenoble for obtaining reliable light emitting devices (DEL). Thus, the luminescence of nc-Si will be discussed within the framework of the various postulated models. Besides, we will discuss the several approches used to obtain DELs and we will present a light emitting device operating in a “cold” carrier injection regime with low polarisation voltage which avoids the electroluminescent properties's degradation. Finally, the development of the photocurrent technique that has permitted to determine in a relatively simple way the absorption spectrum of nc-Si will be presented
Etude des interactions matériaux et des mécanismes électrochimiques aux interfaces des électrodes d'un empilement mémoire à base d'oxydes métalliques by Aurélie Marty( )

1 edition published in 2018 in English and held by 2 WorldCat member libraries worldwide

This thesis focuses on the understanding of forming mechanisms in oxide-based conductive bridge memories (CBRAM), based on metallic oxides. For this purpose, we compared the memory stack to an electrochemical cell at nanometer scale and consider that the main mechanisms occurring in the memory rely on electrochemical effects. We started our studies from a reference couple CuxTey/Oxide, analyzed by HAXPES and ToF-SIMS before and after electro-forming, in order to observe the diffusions and the modifications of the chemical environment occurring during forming. Then, the ion source layer based on CuxTey alloy and the dielectric (Ta2O5, GdOx or Al2O3) were sequentially modified and results of their analyses were compared to the reference stack, in order to understand the role of each layer and chemical elements present in the memory stack.We evidenced that the properties of the dielectric, such as the strength of its oxygen-metal bonds, its hygroscopicity or the eventual presence of defects such as oxygen vacancies, can promote a given memory behavior from OXRAM to CBRAM or hybrid OXRAM/CBRAM behavior. Moreover, when copper diffuses during the forming, an oxygen counter diffusion also takes place in the dielectric. Also, the presence of tellurium in the ion source layer is required to reset the memory as it enables the dissolution of the copper filament in the ion source layer. We also show that germanium amorphizes the CuxTeyGez alloy, thus enables its integration, and protects it from oxidation. Moreover, it is possible to substitute germanium by zirconium resulting in the dielectric reduction, which eases the forming
Etude et optimisation des performances électriques et de la fiabilité de mémoires résistives à pont conducteur à base de chalcogénure/Ag ou d'oxyde métallique/Cu by Florian Longnos( )

1 edition published in 2014 in English and held by 2 WorldCat member libraries worldwide

Non-volatile memory technology has recently become the key driver for growth in the semiconductor business, and an enabler for new applications and concepts in the field of information and communication technologies (ICT). In order to overcome the limitations in terms of scalability, power consumption and fabrication complexity of Flash memory, semiconductor industry is currently assessing alternative solutions. Among them, Conductive Bridge Memories (CBRAM) rely on the resistance switching of a solid electrolyte induced by the migration and redox reactions of metallic ions. This technology is appealing due to its simple two-terminal structure, and its promising performances in terms of low power consumption, program/erase speed. Furthermore, the CBRAM is a memory technology that can be easily integrated with standard CMOS technology in the back end of line (BEOL). In this work we study the electrical performances and reliability of two different CBRAM technologies, specifically using chalcogenides (GeS2) and metal oxide as electrolyte. We first focus on GeS2-based CBRAM, where the effect of doping with Ag and Sb of GeS2 electrolyte is extensively investigated through electrical characterization analysis. The physical mechanisms governing the switching kinetics and the thermal stability are also addressed by means of electrical measurements, empirical model and 1st principle calculations. The influence of the different set/reset programming conditions is studied on a metal oxide based CBRAM technology. Based on this analysis, the programming conditions able to maximize the memory window, improve the endurance and minimize the variability are determined
Mémoires embarquées non volatiles à grille flottante : challenges technologiques et physiques pour l'augmentation des performances vers le noeud 28nm by Adam Dobri( )

1 edition published in 2017 in French and held by 2 WorldCat member libraries worldwide

Les mémoires flash sont intégrées dans presque tous les aspects de la vie moderne car leurs uns et zéros représentent les données stockées sur les cartes à puce et dans les capteurs qui nous entourent. Dans les mémoires flash à grille flottante ces données sont représentées par la quantité de charge stockée sur une grille en poly-Si, isolée par un oxyde tunnel et un diélectrique entre grilles (IGD). Au fur et à mesure que les chercheurs et les ingénieurs de l'industrie microélectronique poussent continuellement les limites de mise à l'échelle, la capacité des dispositifs à contenir leurs informations risque de devenir compromise. Même la perte d'un électron par jour est trop élevée et entraînerait l'absence de conservation des données pendant dix ans. Étant trop faibles, les courants de fuite sont impossible à mesurer directement. Cette thèse présente une nouvelle méthode, la séparation du stress aux oxydes (OSS), pour mesurer ces courants en suivant les changements de la tension de seuil de la cellule flash. La nouveauté de la technique est que les conditions de polarisation sont sélectionnées afin que le stress se produise entièrement dans l'IGD, permettant la reconstruction d'une courbe IV de l'IGD à des tensions faibles. Cette thèse décrit également les changements de processus nécessaires pour intégrer la première mémoire flash embarquée de 40 nm basée sur un IGD d'alumine, en remplacement du SiO2/ Si3N4/SiO2 standard. L'intérêt pour les matériaux high-k vient de la motivation de créer un IGD qui est électriquement mince pour augmenter le couplage tout en étant physiquement épais pour bloquer le transport de charge. Comme la flash intégrée au noeud de 40 nm se rapproche de la production, l'approche à prendre dans les nœuds futurs doit également être discutée. Cela fournit la motivation pour le chapitre final de la thèse qui traite de la co-intégration des différents IGD avec des dispositifs logiques ayant les gilles « high-k metal » nécessaires à 28 nm et au-delà
Dépôts Si et SiGe fortement dopés pour applications bipolaires avancées by Gaël Borot( Book )

2 editions published in 2007 in French and held by 2 WorldCat member libraries worldwide

Durant cette thèse, nous nous sommes intéressés au développement de films Si et d'alliages SiGe, réalisés par dépôt chimique en phase vapeur et fortement dopés in situ. Ces dépôts visent principalement les applications bipolaires de génération avancée et plus précisément à la brique Emetteur. Notre but à été de réaliser des films minces, de l'ordre de 500 Â, et fortement dopés, au-delà de 1 x 1019 cm-3 ; et cela tout en conservant de bonnes propriétés cristalline et électriques. Nous nous somme intéressés aux dépôts de Si dopés de type n en étudiant les effets des dopants sur les propriétés de films, ces films visent les applications hautes performances. Des films Si Ge dopés' As ont aussi été développés dans le but de réaliser des dispositifs possédant à la fois de fortes tensions de claquage et de bonnes performances dynamiques. Enfin, notre intérêt s'est porté sur les films Si dopés de type p, dans le but de réaliser des transistors de type pnp pour des technologies complémentaires
Caractérisation électrique et optimisation technologique des mémoires résistives Conductive Bridge Memory (CBRAM) afin d'optimiser la performance, la vitesse et la fiabilité by Marinela Barci( )

1 edition published in 2016 in English and held by 2 WorldCat member libraries worldwide

La technologie Flash arrive à ses limites de miniaturisation. Ainsi, la nécessité de nouvelles technologies mémoire augmente. Les candidats au remplacement des mémoires Flash sont les technologies non volatiles émergentes comme les mémoires à pont conducteur (CBRAM), résistives à base d'oxyde (RRAM), mémoires magnétiques (MRAM) et mémoires à changement de phase (PCRAM). En particulier, les mémoires CBRAM sont basées sur structure simple métal-isolant-métal (MIM) et présentent plusieurs avantages par rapport aux autres technologies. La CBRAM est non volatile, à savoir qu'elle garde l'information lorsque l'alimentation est coupée, ses dimensions peuvent être réduites jusqu'à nœud 10 nm, elle peut facilement être intégrée dans le Back-End d'une intégration CMOS, enfin, elle a une vitesse de fonctionnement élevée à basse tension et un faible coût de fabrication. Néanmoins, les spécifications pour l'industrialisation des CBRAM sont très strictes. Dans cette thèse, nous analysons deux générations de technologie CBRAM, chacune adressant un marché d'application spécifique. La première partie de la thèse est consacrée à l'étude électrique des structures à base de cuivre et de GdOX, qui présentent comme avantages une conservation des données très stable et une bonne résistance lors de la soudure des puces, et un bon comportement de l'endurance. Cette technologie adresse principalement les applications à haute température telle que l'automobile. Pour répondre aux spécifications, un oxyde métallique dopé ainsi que des bicouches sont intégrés pour réduire la tension de formation de la mémoire et augmenter la fenêtre de programmation. Les performances en endurance sont améliorées. La deuxième partie est dédiée à une nouvelle technologie de CBRAM, avec un empilement de type MIM. Dans ce cas, nous avons démontré des temps de commutation très rapides de 20ns à basses tensions (2V), combinés avec une endurance satisfaisante et une bonne rétention des données. Cette technologie semble être compatible avec les applications Internet des objets (IOT). En résumé, au cours de ce doctorat, l'objectif principal était d'étudier la fiabilité des dispositifs embarqués CBRAM en termes d'écriture des données, endurance et la conservation de l'information. Une méthodologie de test spécifique a été développée, afin d'évaluer les performances des technologies étudiées. Des modèles physiques ont été mis au point pour expliquer et analyser les résultats expérimentaux. Sur la base des résultats obtenus, nous démontrons que la technologie de CBRAM est très prometteuse pour les futures applications de mémoires non volatiles
Modulation du travail de sortie de grilles métalliques totalement siliciurées pour des dispositifs CMOS déca-nanométriques by Delphine Aime( Book )

2 editions published between 2007 and 2008 in French and held by 2 WorldCat member libraries worldwide

Les transistors Métal-Oxyde-Semiconducteur à effet de champ (MOSFETs) atteignent aujourd'hui des dimensions nanométriques. Afin de pouvoir améliorer les performances, la densité d'intégration et le coût des circuits électroniques, il est intéressant d'implémenter de nouveaux matériaux tels que des grilles métalliques. Les travaux présentés dans cette thèse portent sur l'étude des siliciures de nickel et plus particulièrement sur la modulation du travail de sortie effectif de grilles métalliques totalement siliciurées. En effet, pour des dispositifs CMOS, et plus particulièrement pour des applications haute performance, il est utile de pouvoir faire varier ce travail de sortie effectif vers des valeurs correspondant aux bords de bande du silicium. Cette étude s'articule autour de trois axes principaux de recherche: la formation du siliciure de nickel, la modulation du travail de sortie sur SiO2 et sur diélectrique à haute permittivité, et enfin l'intégration de la grille totalement siliciurée. Ainsi, dans un premier temps, nous sommes nous plus particulièrement intéressés à la formation des siliciures de nickel dans des grilles Poly-Si où tout le silicium est consommé lors de la réaction. Puis, des capacités MOS totalement siliciurées ont été réalisées afin d'étudier la modulation du travail de sortie par pré-implantation de la grille Poly-Si et par le contrôle de la phase en contact avec le diélectrique de grille. Enfin, dans une perspective d'intégration de la grille totalement siliciurée, différentes voies ont été explorées
Etude de la fiabilité de mémoires PCRAM : analyse et optimisation de la stabilité des états programmés by Sarra Souiki-Figuigui( )

1 edition published in 2015 in French and held by 2 WorldCat member libraries worldwide

Nowadays, new technologies are rising steadily and forming an integral part in the daily lives of everyone. They take advantage of the development of electronic systems for which the complexity requires the use of memory devices more and more efficient and with large storage capacities. Because of some performance degradation, the scaling of Flash technology who was so far predominant in the non-volatile memories market, is today reaching its limits. As a result, different emerging resistive memories are being developed. Among them, the phase-change memory technology PCRAM is very attractive because of its non-volatility, scalability, as well as reduced cost compared to standard Flash. Nevertheless, to compete with other technologies and to address the embedded applications market, PCRAM still face some challenges, such as decreasing the programming current densities, increasing the programming speed and increasing the thermal stability of the two memory states. For that purpose, different solutions have been tried in the literature, including using new device architectures and optimized phase-change materials. In this work, we are interested in investigating the failure mechanisms that affect thermal and temporal stability of phase change memories, in particular the retention of the RESET state and the stability of the programmed states disturbed by the drift phenomenon. The development of alternative materials using an optimized stoichiometry or incorporating doping allows us to achieve high electrical performance devices and to reach the required retention properties of embedded applications and particularly the automotive one. Moreover, thanks to the development of a new pre-coding procedure, these devices allow to keep stable the preprogrammed data on the memory chip during the soldering step of the latter on the electronic circuit. They represent a promising solution for Smart-Card applications. Finally, we have proposed an optimized programming procedure which enables to reduce the drift effect of the resistance of the SET state observed for optimized materials. This drift phenomenon was investigated by using low frequency noise measurements. Therefore, we have shown that this effect is due to the structural relaxation of amorphous parts in the active material. Besides, we highlighted for the first time the major influence of interface defects on the low-frequency noise of this state
Croissance et caractérisation électrique de nanocristaux d'InAs / SiO2 pour des applications de mémoires non volatiles sur silicium by Moïra Hocevar( Book )

2 editions published between 2008 and 2009 in French and held by 2 WorldCat member libraries worldwide

Depuis la première proposition de 1995 de remplacer la grille flottante en polysilicium des mémoires non volatiles (MNV) par des nanocristaux de Si (nc-Si), la recherche est très active dans ce domaine. Cette étude se propose d'une part, d'améliorer les caractéristiques d'une MNV à nanocristaux en termes de temps de rétention et d'autre part, d'évaluer les possibilités d'un stockage multibits dans ces nanocristaux. De ce point de vue, le semiconducteur InAs présente des avantages par rapport au Si. En effet, l'InAs possède un offset de bande de conduction plus important que le Si avec l'oxyde SiO2, ce qui devrait conduire à un meilleur confinement des électrons et donc à un meilleur temps de rétention qu'avec le Si. Par ailleurs, la masse effective des porteurs dans l'InAs étant plus faible que celle dans le Si, les niveaux confinés sont mieux séparés, ce qui augmenterait les potentialités de stockage multibits avec des électrons. L'objectif de ma thèse a consisté à évaluer le potentiel d'une MNV à nanocristaux d'InAs (InAs) par comparaison aux MNV à nc-Si. Dans un premier temps, il s'est agi de faire croître, dans un réacteur d'épitaxie par jets moléculaires, des nc-InAs sur un oxyde tunnel SiO2 formé sur un substrat Si. Les nanocristaux sont monocristallins et hémisphériques. Il s'est avéré que la température joue un rôle prépondérant dans le contrôle de la densité des nc-InAs alors que leur taille dépend plutôt de la quantité de matière déposée (de 2 à 12 nm de hauteur). Leur densité peut atteindre 7 x 10exp11 cm -2. Dans un deuxième temps, nous avons fabriqué des structures MOS à nc-InAs destinées à intégrer des cellules mémoires. Nous avons montré qu'il était possible de charger et de décharger les structures à nc-InAs. Les temps d'écriture et effacement peuvent atteindre 1 µm et 0,1 ms à 12 V et 10 V respectivement. Par ailleurs, les mesures des temps de rétention ont permis de démontrer que l'utilisation des nc-InAs augmente le temps de rétention de 2 décades par rapport aux nc-Si pour une structure de dimensions identiques. Il s'avère que l'amélioration des caractéristiques de rétention des électrons dans les nc-InAs est due à l'offset de bande plus important de l'InAs avec le SiO2 que pour le Si. En conclusion, la maîtrise de la croissance et de l'encapsulation des nc-InAs a permis leur intégration dans des dispositifs mémoires tests qui ont présenté des caractéristiques prometteuses pour les mémoires non volatiles
3D integration of single electron transistors in the back-end-of-line of 28 nm CMOS technology for the development of ultra-low power sensors by Yosri Ayadi( Book )

2 editions published between 2016 and 2019 in English and held by 2 WorldCat member libraries worldwide

The need of integration of new functionalities on mobile and autonomous electronic systems has to take into account all the problematic of heterogeneity together with energy consumption and thermal power dissipation. Therefore, the work presented in this thesis is focussed on the proof of concept of 3D monolithical integration of SETs on CMOS technology for high sensitivity and ultra-low power gas sensing functionality. The proposed approach is to integrate metallic double gate-single electron transistors (DG-SETs) in the Back-End-Of-Line (BEOL) of CMOS circuits (within the CMOS interconnect layers) using the nanodamascene process. The main objective of this Ph.D. thesis can be divided into 4 parts: (1) modelling and simulation of a DG-SET and an FD-SOI MOSFET based gas sensor response, and estimation of the sensitivity as well as the power consumption; (2) investigation of Pt sensitivity to hydrogen by surface charge measurement technique and development of the sensing electrode surface texturing process with CNT networks; (3) development and optimization of DG-SET integration process in the BEOL of a CMOS substrate, and (4) FD-SOI MOSFET functionalization with Pt for H2 sensing
Etude des défauts induits lors de l'intégration des transistors bipolaires a hétérojonction Si/SiGe dans une technologie BiCMOS avancée = tudy of defects introduced by the integration of Si /SiGe heterojunction bipolar transistors in an advanced BiCMos technology by Liviu Militaru( Book )

2 editions published in 2000 in French and held by 2 WorldCat member libraries worldwide

Progress in growth techniques for the deposition of pseudomorphic SiGe epitaxial layers has allowed the incorporation of these thin films into silicon technology. Using a strained SiGe layer as the base of bipolar transistors strongly improves device performance and allows the development of high frequency circuits for telecommunications. The development of SiGe epitaxial base transistors has now reached a point where attention must be paid to any source of defects which could alter process quality and thus transistor performance. It is therefore important to evaluate the influence of process steps (such as etching, annealing or implantation) on device performance and point out which ones are liable to degrade transistor performance. Our purpose has been to electrically characterize Si/SiGe heterojunction bipolar transistors in order to identify parasitic effects that can influence the static and dynamic transistors' performances. Our study includes two major parts. Current-voltage static characteristics allow us to identify the conductions mechanisms at the emitter-base end base-collector junctions. We have observed a degradation of these characteristics at low temperature induced by the deep levels within the bandgap. Afterwards, we have done capacitance transient spectroscopy and random telegraph signal measurements to characterize these deep levels in order to localize them and to determine their physical properties (such as activation energy, effective caption section). This study allows us to analyze the effect of deep levels on the static characteristics or on the low frequency noise properties of SI/SIGE HBTS. We have also indicated the technological steps, which introduce these defects
Influence de la culture disciplinaire et sociale des chercheurs sur la perception des impacts, l'acceptation et l'acceptabilité de nanocapsules de vectorisation ciblée au regard du contexte d'usage clinique by Vanessa Chenel( Book )

2 editions published in 2015 in French and held by 2 WorldCat member libraries worldwide

In many medical fields, nanocarrier-based targeted drug-delivery (TDD) is likely to remove many technical obstacles regarding treatment. The lack of an approach based on variables such as potential impacts, acceptance, and acceptability could however lead to a mismatch between TDD applications being developed and users' needs and values; this mismatch could ultimately hold back their deployment. Based on an interdisciplinary approach for the analysis of impact and acceptability of emerging technologies, three main concepts of a new theoretical framework--perceived impacts, acceptance, and acceptability--have been operationalized. This operationalisation has been studied in the light of several variables, namely the nature of the nanocarrier, the clinical context of use, and the disciplinary and social culture of the respondents. An exploration of the impacts perceived, mobilized and weighted, based on a set of ethical, economic, environmental, legal and social (E3LS) issues allowed to establish a first portrait of the acceptability of this application. A descriptive-exploratory approach based on a mixed-methods design with sequential data triangulation was used. The data were collected in two phases, first through an online questionnaire (n = 214), and then through semi-structured individual interviews (n = 22). The final sample was composed of French and French-Canadian researchers involved in themes related to emerging technologies, all from natural sciences and engineering or from humanities and social sciences. The operationalisation of the theoretical framework highlighted the importance of distinguishing the device and the uses when formulating the acceptability judgment, revealing also the influence of the context of use on the acceptability of TDD applications. Disciplinary and social variations related to acceptability judgments were also raised, highlighting possible cultural sensitivities regarding elements mobilized in those acceptability judgments. These distinctions on how are apprehended TDD applications invite to go beyond traditional approaches of technology acceptance and to converge toward approaches of acceptability; those approaches also need to integrate how impacts on E3LS issues are perceived and weighted. The results of both phases of the study also showed that the operationalization of the theoretical framework was adequate to achieve that end. Ultimately, in order to figure and to understand the broad spectrum of possible impacts that may be perceived and valued in the acceptability judgment of stakeholders affected by the development of new nanomedical applications as TDD, the development process of those applications could benefit from integrating this approach
Caractérisation et modélisation des fluctuations aléatoires des paramètres électriques des dispositifs en technologies CMOS avancées by Cecilia Maggioni Mezzomo( )

1 edition published in 2011 in French and held by 2 WorldCat member libraries worldwide

This research characterizes and models the mismatch of electrical parameters in advanced MOS transistors. All characterizations are made through a test structure, which is experimentally validated using a structure based on Kelvin method. A model, valid in the linear region, is proposed. It is used for modeling the threshold voltage fluctuations of the transistors with pocket-implants, for any transistor length and gate voltage. It gives a deep understanding of the mismatch, especially for devices with non-uniform channel. Another study analyzes the mismatch of the drain current by characterizing and modeling in terms of the drain voltage. A second model is then proposed for transistors without pocket-implants. In order to apply this model, the correlation of threshold voltage fluctuations and mobility fluctuations must be considered. Characterizations are also performed on transistors with pocket-implants, showing a new drain current mismatch behavior for long transistors. Finally, characterizations are made to analyze the impact of gate roughness fluctuations on mismatch
Développement d'une solution de répartition de la chaleur émise par les points chauds en co-intégration avec les technologies CMOS by Rafael Prieto herrera( )

1 edition published in 2018 in French and held by 2 WorldCat member libraries worldwide

We witness today an explosion of nomadic technologies. Portable devices have become the main tool that people use to connect with the rest of the world. The microelectronics embedded in these devices is the technology that drives this process. The pace of development of these technologies is such that the versatility of portable devices today were science fiction only 10 years ago.The functionalities that will be integrated in the coming years cannot be imagined yet. These features will imply an increase of the computing demands, and consequently, of the heat dissipated inside them. The trend leads to complex stacks with heterogeneous modules of heat dissipating layers.These technologies will be integrated in everyday life. Internet of Things, as we call it, will demand an increasing amount of independent low footprint devices that will be connected. Heat dissipation strategies must therefore be compatible with increasingly smaller dimensions. Compact packages demand is growing rapidly, not only because of telephones and tablets, but also because of the massive introduction of electronics into in everyday life devices.The objective of the thesis is to study the integration of heat-spreaders in compact packages to enhance its thermal performance. This work goes deeply in the characterization of the thermal performance of carbon-base heat spreaders. Heat-spreaders are able to extract the heat produced in hot spots and transport it along its surface.In order to study the heat spreading phenomenon, a methodology that takes into account the multi-level nature of heat dissipation has been implemented. The objective is to be able to focus on the interaction between the heat-spreader and each one of the elements of the package stack. Two test vehicles have been re-used from previous works. A specific test vehicle was also design in order to emulate the thermal behavior of imaging sensors.The thesis is based on two main axes: Integration studies and thermal studies. The integration studies take into account the constraints derived from the implementation of heat spreaders in compact packages. Firstly, we focus on the implementation processes within an industrial process. Latelly, we study the thermomechanical effects of heat spreaders and the impact on the integrity of high frequency signals.Thermal studies are aimed to characterize the performance gain derived from this heat spreader integration. The thermal phenomena are analyzed with measurements and simulations. First at silicon and interface level, then at package level, finally we focus on the effects in image sensor die and package.In the light of the results it can be said that carbon based materials are the most interesting alternative for large-scale implementation of heat spreaders in compact packages. This implementation will be driven by the research of new functionalities and performances in compact packages. The heat spreader will have to perform while maintaining a minimal footprint. The combination of carbon layers at all package levels, along with reduced thermal interface thickness will be the trend in the coming years for this type of device.This thesis is part of a tripartite collaboration between the CEA-LETI of Grenoble, the G2Elab laboratory of the INP Grenoble and STMicroelectronics in Crolles
Optimisation des mémoires résistives OxRAM à base d'oxydes métalliques pour intégration comme mémoires embarquées dans un nœud technologique CMOS avancé by Mourad Azzaz( )

1 edition published in 2017 in French and held by 2 WorldCat member libraries worldwide

La portabilité des mémoires Flash embarquées sur les nœuds CMOS technologiques avancés tel que le 28nm pose de nombreux problèmes de compatibilité avec les nouvelles étapes de fabrication telles que le diélectrique de grille haute permittivité, l'utilisation de grille métallique, les stresseurs et tenseurs utilisés pour piloter la performance du transistor élémentaire. L'ajout d'un dispositif à double grille classique tel que celui de la Flash apparait comme très couteux en termes de nombre de masques et d'étapes de fabrication additionnelles. De nombreuses alternatives ont vu le jour : les mémoires à changement de phase, les mémoires magnétiques et les mémoires resistives. Ce dernier type de mémoire est particulièrement attrayant pour une intégration en tant que mémoire « embarquée » sur technologie CMOS. Les matériaux utilisés (diélectrique à base d'oxyde métallique tel que le HfO₂ ou le Ta₂O₅) sont compatibles avec le procédé de fabrication CMOS comparés à ceux utilisés pour les mémoires magnétiques (risques de contamination). Les mémoires résistives sont par ailleurs basées sur une conduction filamentaire qui s'avère également particulièrement économe en énergie et adaptée aux faibles géométries quand elles sont comparées aux mémoires à changement de phase (changement d'état volumique du matériau). De nombreux industriels ont focalisé leurs efforts sur les matériaux de type HfO₂ et Ta₂O₅. Le sujet proposé fait suite à trois années de collaboration intensive entre ST Microelectronics et le CEA-LETI qui ont permis d'établir les bases d'un cellule mémoire de type Oxram fonctionnelle et facilement intégrable facilement sur une technologie CMOS. Il aura pour objectifs d'analyser les paramètres responsables des instabilités des états résistifs observés et de rechercher les différents moyens susceptibles de mieux contrôler la dispersion de ces états. Les études réalisées pourront porter sur les matériaux (diélectrique et électrodes), la technologie mise en œuvre, les conditions électriques de formation du filament [20]. La consolidation du choix du matériau et l'analyse des modes de défaillance et de la fiabilité du plan mémoire feront également partie du travail de cette première année. Ce travail sera orienté par les résultats statistiques obtenus par le biais de test à plus grande échelle (circuit de plusieurs Kbits)
Electrical characterization of fully depleted SOI devices based on C-V measurements by Blend Mohamad( )

1 edition published in 2017 in French and held by 2 WorldCat member libraries worldwide

Les technologies de films minces sur isolant apparaissent comme des solutions fiables pour la nano électronique. Elles permettent de dépasser les limites des technologies sur substrat silicium massif, en autorisant de faibles tensions d'utilisation et un gain en énergie significatif. En effet, les transistors à semi-conducteurs à grille métallique (MOSFET) avec un substrat totalement déplété (FDSOI) conduisent à des courants de fuites faible et améliorent la variabilité ce qui permet de diminuer les tensions d'alimentation en particulier pour les applications SRAM. A partir du nœud 14 nm, les transistors peuvent intégrer un canal SiGe, le diélectrique high-k et la grille métallique. Tous ces nouveaux modules de procédés technologiques rendent l'analyse électrique des transistors MOS ainsi que sa corrélation avec la technologie plus compliquées. Ce travail de thèse propose plusieurs nouvelles méthodologies d'extraction automatique et statistique de paramètres pour les empilements MOS FDSOI avancées. Ces méthodologies sont toutes basées sur des mesures de capacité par rapport à la tension (C-V) rendant compte du couplage capacitif entre grille métallique, canal et substrat face arrière. Avec de telles caractéristiques C-V, des méthodologies fiables sont proposées pour l'épaisseur d'oxyde de grille équivalente (EOT), le travail effectif de la grille métallique FDSOI (WFeff), ainsi que d'autres paramètres comme les épaisseurs du canal (tch) et de l'oxyde enterré (tbox) ainsi que l'affinité électronique efficace (Xeff) du substrat face arrière qui inclut les différents effets électrostatique à l'œuvre dans l'oxyde enterré et à ses interfaces. Ces différentes méthodologies ont été validées par des simulations quantiques. La force de l'analyse expérimentale a été de contrôler la cohérence des extractions obtenues sur tout un ensemble de transistors MOS obtenus à partir de variation sur les différentes briques de base et de contrôler la cohérence des paramètres extraits
Etude de la gravure des contacts en présence d'un double masque pour les nœuds technologiques avancés by Mokrane Mebarki( )

1 edition published in 2016 in French and held by 2 WorldCat member libraries worldwide

Due to the reduction of the transistor dimensions and the limitations of the lithography to define small contact patterns for the sub-20nm technological nodes, the introduction of double patterning strategies is required for contact patterning. In such architectures, the final mask is defined by the combination of a TiN hard mask and an organic (OPL) mask, which defines the contact patterns that will be transferred into the underlying dielectric layers (SiO2/Si3N4). This leads to new challenges for contacts definition, especially because of the integration of double patterning strategies and TiN hard masks which were not present for previous technologies.This study addresses the contact etching process using a double patterning strategy for the 14 nm Fully Depleted Silicon on Insulator (FDSOI) technology. More particularly, the main goal of this work was to evaluate the impact of both TiN and OPL masks on the contact patterning process in terms of dimensions and profiles control. For this, we have compared two different OPL etch processes (N2/H2 and COS/O2) and their impact in the contact pattern transfer in the dielectric layers. In addition, this work was also dedicated to the understanding and limitation of metallic residues growth occurring after the contact etch process. This is carried out especially through the development of post etch plasma treatments.We performed XPS and EDX analyses to determine the mechanisms involved in the interactions between plasma processing steps and the masking materials (TiN, OPL). The plasma gas phase was also analyzed by Optical Emission Spectroscopy (OES).We show that the contact etch profile is influenced by the OPL etching process due to the interactions between the plasma and the TiN hard mask. These interactions may lead to a modification of the hard mask profile and are at the origin of the metallic contamination observed over the patterned wafer or the reactor walls. Due to this contamination, the contact profiles are deformed and the dielectric etch process may be stopped. Finally, we have shown that the state-of-art CH4-based post-etch-treatments introduced to limit the residues growth after dielectric patterning with a TiN mask can be improved by adding an oxygen-based reactor cleaning process before the post-treatment process
Etude de l'intégration du collage direct cuivre/oxyde pour l'élaboration d'une architecture 3D-SIC by Yann Beilliard( )

1 edition published in 2015 in French and held by 2 WorldCat member libraries worldwide

The context of this work is the three-dimensional integration of electronic devices. Among the various techniques allowing to assemble both mechanically and electrically stacked chips, the direct bonding of Cu-SiO2 mixed surfaces is the most promising option to date. Thanks to this method, the interconnection density of 106/cm² aimed by the industry is achievable, while providing a low contact resistivity and excellent reliability. The objective of this study is to demonstrate the compatibility of the direct hybrid bonding Cu-SiO2 process with integrations and architectures that mimic real circuits. For this purpose, test vehicles incorporating two-layer and four-layer copper test structures have been specifically designed. Furthermore, finite element simulations of the direct bonding process have been developed within the Abaqus software. First, the 200 and 300 mm chip-to-wafer direct bonding process is validated. Morphological and electrical characterizations show that this stacking method does not deteriorate the integrity and performances of two-layer test structures with respect to a wafer-to-wafer integration. Furthermore, thermal cycling tests confirm the excellent mechanical strength of the bonded dies. The second part of this work focuses on morphological, electrical and reliability characterizations of four-layer test structures. In this case, the 200 mm wafer-to-wafer architecture of the test vehicles is close to an industrial integration. The various observations conducted with scanning and transmission electron microscopy indicate an excellent bonding quality of Cu/Cu and SiO2/SiO2 interfaces. Furthermore, the formation mechanisms of cavities at the Cu/Cu interface and the copper diffusion phenomenon in the silica are investigated. Electrical characterizations show functional yields above 95 % and standard deviations below 3 % after annealing at 200 or 400 °C. Finally, reliability studies including unbiased HAST, thermal cycling, temperature storage and électromigration test prove the resistance to corrosion and the mechanical robustness of this integration. Finally, the finite element simulations indicate that the cohesive interactions at the bonding interface, combined with the thermal expansion of the copper during the annealing, significantly assist the bonding process of copper surfaces with a dishing effect. In addition, the macroscopic plastic deformation of the copper appears to have a detrimental effect on the sealing of the interface by slowing the propagation of the bonding wave
 
moreShow More Titles
fewerShow Fewer Titles
Audience Level
0
Audience Level
1
  General Special  
Audience level: 0.00 (from 0.00 for Réalisati ... to 0.00 for Réalisati ...)

Associated Subjects
Alternative Names
Abdelkader Souifi onderzoeker

Languages
French (26)

English (5)