WorldCat Identities

Mouis, Mireille (1958-....).

Overview
Works: 44 works in 56 publications in 2 languages and 126 library holdings
Roles: Thesis advisor, Opponent, Other, Author
Publication Timeline
.
Most widely held works by Mireille Mouis
Contraintes mécaniques en micro, nano et optoélectronique by MOUIS MIREILLE( Book )

3 editions published in 2006 in French and held by 49 WorldCat member libraries worldwide

Étude théorique du fonctionnement des dispositifs à effet de champ haute mobilité à hétérojonction by Mireille Mouis( Book )

3 editions published in 1988 in French and held by 4 WorldCat member libraries worldwide

L'étude des transistors à effet de champ, utilisant le transport au voisinage d'une hétérojonction, est fondée sur une simulation Monte-Carlo qui tient compte à la fois des effets de géométrie bidimensionnelle, du caractère non stationnaire du transport et de la possibilité de transfert spatial des électrons chauds par émission au-dessus de l'hétérojonction
Electrical characterization and modeling of low dimensional nanostructure FET by Jae Woo Lee( )

1 edition published in 2011 in French and held by 2 WorldCat member libraries worldwide

At the beginning of this thesis, basic and advanced device fabrication process which I haveexperienced during study such as top-down and bottom-up approach for the nanoscale devicefabrication technique have been described. Especially, lithography technology has beenfocused because it is base of the modern device fabrication. For the advanced device structure,etching technique has been investigated in detail.The characterization of FET has been introduced. For the practical consideration in theadvanced FET, several parameter extraction techniques have been introduced such as Yfunction,split C-V etc.FinFET is one of promising alternatives against conventional planar devices. Problem ofFinFET is surface roughness. During the fabrication, the etching process induces surfaceroughness on the sidewall surfaces. Surface roughness of channel decreases the effectivemobility by surface roughness scattering. With the low temperature measurement andmobility analysis, drain current through sidewall and top surface was separated. From theseparated currents, effective mobilities were extracted in each temperature conditions. Astemperature lowering, mobility behaviors from the transport on each surface have differenttemperature dependence. Especially, in n-type FinFET, the sidewall mobility has strongerdegradation in high gate electric field compare to top surface. Quantification of surfaceroughness was also compared between sidewall and top surface. Low temperaturemeasurement is nondestructive characterization method. Therefore this study can be a propersurface roughness measurement technique for the performance optimization of FinFET.As another quasi-1 D nanowire structure device, 3D stacked SiGe nanowire has beenintroduced. Important of strain engineering has been known for the effective mobility booster.The limitation of dopant diffusion by strain has been shown. Without strain, SiGe nanowireFET showed huge short channel effect. Subthreshold current was bigger than strained SiGechannel. Temperature dependent mobility behavior in short channel unstrained device wascompletely different from the other cases. Impurity scattering was dominant in short channelunstrained SiGe nanowire FET. Thus, it could be concluded that the strain engineering is notnecessary only for the mobility booster but also short channel effect immunity.Junctionless FET is very recently developed device compare to the others. Like as JFET,junctionless FET has volume conduction. Thus, it is less affected by interface states.Junctionless FET also has good short channel effect immunity because off-state ofjunctionless FET is dominated pinch-off of channel depletion. For this, junctionless FETshould have thin body thickness. Therefore, multi gate nanowire structure is proper to makejunctionless FET.Because of the surface area to volume ratio, quasi-1D nanowire structure is good for thesensor application. Nanowire structure has been investigated as a sensor. Using numericalsimulation, generation-recombination noise property was considered in nanowire sensor.Even though the surface area to volume ration is enhanced in the nanowire channel, devicehas sensing limitation by noise. The generation-recombination noise depended on the channelgeometry. As a design tool of nanowire sensor, noise simulation should be carried out toescape from the noise limitation in advance.The basic principles of device simulation have been discussed. Finite difference method andMonte Carlo simulation technique have been introduced for the comprehension of devicesimulation. Practical device simulation data have been shown for examples such as FinFET,strongly disordered 1D channel, OLED and E-paper
Caractérisation électrique de transistors à effet de champ avancés : transistors sans jonctions, sur réseaux de nanotubes de carbone ou sur nanofil en oxyde d'étain by Min Kyu Joo( )

1 edition published in 2014 in English and held by 2 WorldCat member libraries worldwide

Les matériaux de faible dimensionnalité, tels que les nanotubes de carbone, le graphène, les nanofils de semi-conducteurs ou d'oxydes métalliques, présentent des propriétés intéressantes telles qu'un rapport surface/ volume important, des mobilités électroniques élevées, des propriétés thermiques et électriques particulières, avec la possibilité de constituer une alternatives à certaines fonctions CMOS ou d'intégrer de nouvelles fonctions comme la récupération d'énergie ou des capteurs. Pour la bio-détection, les nanofils permettent par exemple d'obtenir une grande sensibilité à la présence de biomolécules cibles grâce à la modification de charge qui accompagne leur hybridation sur des biomolécules sondes greffées à la surface du nanofil et au fort couplage électrostatique de cette charge de surface avec le cœur du nanofil. La fabrication de ce type de structure suit différentes voies: une voie dite "top-down" qui est utilisée par la production microélectronique de masse et qui permet un excellent contrôle technologique grâce à l'utilisation d'équipements, notamment de lithographie, extrêmement performants; une seconde voie moins coûteuse mais moins contrôlée dite "bottom-up" dont un exemple répandu est la réalisation de réseaux aléatoires, obtenus par dispersion de nanostructures réalisées directement sous forme 1D par croissance et en général relativement dopés de façon non nécessairement contrôlée. Dans les deux cas, le mécanisme de base est le contrôle électrostatique du canal par effet de champ d'un ensemble (organisé ou non) de nanostructures. Dans cette thèse, trois types de transistors différents sont explorées ; des transistors à nanofils SnO2, des réseaux aléatoires de nanotubes de carbone, des transistors à nanofil à canal uniformément dopé, dits "junctionless transistors" ou JLTs). Par rapport à la configuration classique d'un transistor MOS à inversion, le contrôle demande en général à être reconsidéré pour tenir compte des spécificités de ce type de structures: topologie du canal, isolants non standards (résines), effets de percolation dans les réseaux désordonné, contrôle électrostatique dans les nanofils fortement dopés, rôle crucial des états d'interface. Le travail s'appuie sur (i) une caractérisation approfondie de ces composants en statique (contrôle du courant), en petit signal (contrôle de la charge) et en bruit (pièges et états d'interfaces), (ii) une analyse critique des méthodologies d'extraction de paramètres et des modèles utilisés pour analyser ce fonctionnement avec dans certains cas l'appui de simulations et (iii) le développement, lorsque cela s'avère nécessaire, de nouvelles méthodologies d'extraction
Piezoelectric generators based on semiconducting nanowires : simulation and experiments by Ran Tao( )

1 edition published in 2017 in English and held by 2 WorldCat member libraries worldwide

L'alimentation en énergie des réseaux de capteurs miniaturisés pose une question fondamentale, dans la mesure où leur autonomie est un critère de qualité de plus en plus important pour l'utilisateur. C'est même une question cruciale lorsque ces réseaux visent à assurer une surveillance d'infrastructure (avionique, machines, bâtiments...) ou une surveillance médicale ou environnementale. Les matériaux piézoélectriques permettent d'exploiter l'énergie mécanique inutilisée présente en abondance dans l'environnement (vibrations, déformations liées à des mouvements ou à des flux d'air...). Ils peuvent ainsi contribuer à rendre ces capteurs autonomes en énergie. Sous la forme de nanofils (NF), les matériaux piézoélectriques offrent une sensibilité qui permet d'exploiter des sollicitations mécaniques très faibles. Ils sont également intégrables, éventuellement sur substrat souple.Dans cette thèse nous nous intéressons au potentiel des nanofils de matériaux semi-conducteurs piézoélectriques, tels que ZnO ou les composés III-V, pour la conversion d'énergie mécanique en énergie électrique. Depuis peu, ceux-ci ont fait l'objet d'études relativement nombreuses, avec la réalisation de nanogénérateurs (NG) prometteurs. De nombreuses questions subsistent toutefois avec, par exemple, des contradictions notables entre prédictions théoriques et observations expérimentales.Notre objectif est d'approfondir la compréhension des mécanismes physiques qui définissent la réponse piézoélectrique des NF semi-conducteurs et des NG associés. Le travail expérimental s'appuie sur la fabrication de générateurs de type VING (Vertical Integrated Nano Generators) et sur leur caractérisation. Pour cela, un système de caractérisation électromécanique a été construit pour évaluer les performances des NG réalisés et les effets thermiques sous une force compressive contrôlée. Le module d'Young et les coefficients piézoélectriques effectifs de NF de GaN; GaAs et ZnO et de NF à structure cœur/coquille à base de ZnO ont été évalués également dans un microscope à force atomique (AFM). Les nanofils de ZnO sont obtenus par croissance chimique en milieu liquide sur des substrats rigides (Si) ou flexibles (inox) puis sont intégrés pour former un générateur. La conception du dispositif VING s'est appuyée sur des simulations négligeant l'influence des porteurs libres, comme dans la plupart des études publiées. Nous avons ensuite approfondi le travail théorique en simulant le couplage complet entre les effets mécaniques, piézoélectriques et semi-conducteurs, et en tenant compte cette fois des porteurs libres. La prise en compte du piégeage du niveau de Fermi en surface nous permet de réconcilier observations théoriques et expérimentales. Nous proposons notamment une explication au fait que des effets de taille apparaissent expérimentalement pour des diamètres au moins 10 fois plus grands que les valeurs prévues par simulation ab-initio ou au fait que la réponse du VING est dissymétrique selon que le substrat sur lequel il est intégré est en flexion convexe ou concave
Caractérisation électrique de transistors sans jonctions avec simulation numérique by Dae-Young Jeon( )

1 edition published in 2013 in French and held by 2 WorldCat member libraries worldwide

L'invention du premier transistor à Bell lab's, dans le groupe de W. Shockley, en 1947 a été suivie d'une ère de développement des circuits intégrés (IC). Depuis plusieurs dizaines d'années, la dimension critique des transistors métal/oxyde/semi-conducteurs (les transistors MOS), la longueur physique de la grille, a diminué à un rythme régulier. Cette évolution, motivée par des raisons économiques, a été anticipée par G. Moore, et est de ce fait connue sous le nom de "loi de Moore". La dimension de grille a d'ores et déjà été réduite de plus de 2 ordres de grandeur et, dans son édition2012, l'association ITRS prédit qu'elle décroîtra encore, de 22nm en 2011 à environ 6nm en 2026 [1].Toutefois, cette réduction des dimensions fait apparaître un certain nombre d'effets secondaires qui altèrent le fonctionnement idéal des transistors MOS [2]
Contribution à l'étude expérimentale des résistances d'accès dans les transistors de dimensions deca-nanométrique des technologies CMOS FD-SOI by Jean-Baptiste Henry( )

1 edition published in 2018 in French and held by 2 WorldCat member libraries worldwide

The reduction of the dimensions of field effect MOS transistors has slowed down during the last years due to the increasing importance of parasitic factors such as access resistance. As a matter of fact, channel miniaturisation was accompanied by a reduction of its intrinsic resistance while that of the access region at the frontier with the channnel stayed constant or increased. The goal of this thesis was to set a new electrical characterization method to take into account this parasitic component long considered negligible in by industrials.In the first chapter, CMOS technologies working and its FD-SOI adaptation specificities are presented. The second half of the chapter deals with the state of the art of electrical characterization and their hypothesis about access resistance.The second chapter present a new resistive and capacitive parasitic components extraction method using transistors of close channel length. The results are then compared to existing models from which, a new one more physically accurate is proposed.The third chapter expose a new electrical characterization method based on Y function allowing the analyze of transistor behavior on the whole working regime. This new method is then combined with the one developped in the previous chapter to build a new experimental protocol to correct and analyze the impact of access resistances on current curves and parameters.Finally, the last chapter apply this new methodology to the case of stochastic mismatch between transistors. The results are then compared to the methods used by industrials and academics, each of them having their own pros and cons. The new method proposed tries to keep the best of both previous one
Etude de l'influence des procédés technologiques de type BiCMOS à haute densité d'intégration sur la réalisation de bases fines très dopées dans les transistors bipolaires submicroniques by Stéphane Denorme( Book )

2 editions published in 1995 in French and held by 2 WorldCat member libraries worldwide

POUR LA PLUPART DES APPLICATIONS BICMOS, L'EFFORT PRINCIPAL PORTE MAINTENANT SUR LA REDUCTION DE LA CONSOMMATION ET LA RECHERCHE DE FREQUENCES DE FONCTIONNEMENT ELEVEES ET ON S'ORIENTE VERS DES TRANSISTORS BIPOLAIRES A BASE FINE SI OU SIGE TRES DOPEE. OR L'INTEGRATION CROISSANTE DES TRANSISTORS ET LA REDUCTION DES DIMENSIONS QU'ELLE ENTRAINE, ONT DEUX EFFETS. D'UNE PART, LA REDUCTION DES BILANS THERMIQUES DONNE UNE FORTE IMPORTANCE A LA PRESENCE DE DEFAUTS PONCTUELS HORS EQUILIBRE A L'ORIGINE DE LA DIFFUSION ACCELEREE DES DOPANTS. D'AUTRE PART, L'EFFET DES ETAPES TECHNOLOGIQUES CREATRICES DE DEFAUTS PONCTUELS EN PERIPHERIE DE ZONE ACTIVE, NEGLIGEABLE SUR LES GRANDES STRUCTURES, PEUT DEVENIR VISIBLE LORSQUE LA TAILLE DES DISPOSITIFS DEVIENT COMPARABLE A LA LONGUEUR DE DIFFUSION LATERALE DES DEFAUTS. NOUS NOUS SOMMES DONC INTERESSES AUX ETAPES TECHNOLOGIQUES GENERATRICES DE DEFAUTS PONCTUELS QUI SONT SUSCEPTIBLES DE CONTRARIER LA REDUCTION DE LARGEUR DE BASE DES TRANSISTORS BIPOLAIRES N-P-N. NOUS AVONS MONTRE QUE LES ETAPES D'OXYDATION, DE SILICIURATION ET D'IMPLANTATION IONIQUE ACCELERENT LA DIFFUSION DE LA BASE DES TRANSISTORS BIPOLAIRES DE PETITE DIMENSION. CET ELARGISSEMENT PROVOQUE UNE DEGRADATION DES PERFORMANCES ELECTRIQUES STATIQUE ET HYPERFREQUENCE DU DISPOSITIF. UNE ANALYSE DETAILLEE DES CARACTERISTIQUES EN TEMPERATURE DE TRANSISTORS BIPOLAIRES A BASE FINE SILICIUM A PERMIS D'INTERPRETER LES OBSERVATIONS EXPERIMENTALES ET DE CONFIRMER NOS CONCLUSIONS D'ABORD OBTENUES PAR SIMULATION
Conception, étude et modélisation d'une nouvelle génération de transistors à nanofils de silicium pour applications biocapteurs by Maxime Legallais( )

1 edition published in 2017 in French and held by 2 WorldCat member libraries worldwide

A nanonet exhibits remarkable properties which arises from, not only, the intrinsic properties of each nanostructure but also from their assembly into network which makes them particularly attractive for various applications, notably in the field of optics, electronics or even biomedical. During this Ph.D. work, silicon nanowire-based nanonets were integrated for the first time into field effect transistors with a back gate configuration. The developed technological process is perfectly suitable with a large-scale and massive production of these devices at low cost without exceeding a thermal budget of 400°C. Major technological breakthroughs were achieved through the control of the sintering of nanowire junctions, the contact silicidation and the nanowire passivation with alumina. The as-fabricated nanonet transistors display outstanding, air stable and reproducible electrical characteristics which can compete with single nanowire-based devices. An in-depth study of percolation using experimental measurements and Monte-Carlo simulations highlighted that the conduction limitation by nanowire junctions allow to enhance drastically the electrical performances. After device integration into biosensors, it has been shown that transistors are electrically sensitive to DNA hybridization.Beneficiating from a fabrication process compatible with the microelectronic industry, a 3D integration of these nanonet-based transistors onto a readout circuit can therefore be envisioned which opens new avenues for portable biosensors, allowing direct and label-free detection of DNA. Furthermore, mechanical flexibility and optical transparency offer other opportunities in flexible electronic field
Electromechanical study of semiconductor piezoelectric nanowires. Application to mechanical sensors and energy harvesters by Ronan Hinchet( )

1 edition published in 2014 in English and held by 2 WorldCat member libraries worldwide

Smart systems are the combined result of different advances in microelectronics leading to an increase in computing power, lower energy consumption, the addition of new features, means of communication and especially its integration and application into our daily lives. The evolution of the field of smart systems is promising, and the expectations are high in many fields: Industry, transport, infrastructure and environment monitoring as well as housing, consumer electronics, health care services but also defense and space applications. Nowadays, the integration of more and more functions in smart systems is leading to a looming energy issue where the autonomy of such smart systems is beginning to be the main issue. Therefore there is a growing need for autonomous sensors and power sources. Developing energy harvesters and self-powered sensors is one way to address this energy issue. Among the technologies studied, piezoelectricity has the advantage to be compatible with the MEMS industry, it generates high voltages and it has a high direct coupling between the mechanic and electric physics. Among the piezoelectric materials, semiconductor piezoelectric nanowires (NWs) could be a promising option as they exhibit improved piezoelectric properties and higher maximum flexion.Among the different piezoelectric NWs, ZnO and GaN NWs are the most studied, their piezoelectric properties are more than doubled at the nanoscale. They have the advantage of being IC compatible and reasonably synthesizable by top-down and bottom-up approaches. Especially we studied the hydrothermal growth of ZnO NWs. In order to use them we studied the behavior of ZnO NWs. We performed analytical study and FEM simulations of a ZnO NW under bending. This study explains the piezoelectric potential distribution as a function of the force and is used to extract the scaling rules. We have also developed mechanical AFM characterization of the young modulus of ZnO and GaN NWs. Following we perform piezoelectric AFM characterization of these NWs, verifying the behavior under bending stresses. Once physics understood, we discuss limitation of our piezoelectric NWs models and a more realistic model is developed, closer to the experimental configurations. Using this model we evaluated the use of ZnO NW for force and displacement sensors by measuring the potential generated, and from experiments, the use of GaN NW for force sensor by measuring the current through the NW. But energy harvesting is also necessary to address the energy issue and we deeper investigate this solution. To fully understand the problematic we study the state of the art of nanogenerator (NG) and their potential architectures. We analyze their advantages and disadvantages in order to define a reference NG structure. After analytical study of this structure giving the basis for a deeper understanding of its operation and challenges, FEM simulations are used to define optimization routes for a NG working in compression or in bending. The fabrication of prototypes and theirs preliminary characterization is finally presented
Etude théorique et optimisation des performances de linéarité des transistors bipolaires SiGe et SiGeC en vue de l'amélioration des compromis gain/bruit/linéarité/consommation des fonctions intégrées radiofréquences des récepteurs multi-modes de 3ème génération by Raphaël Paulin( Book )

2 editions published in 2005 in French and held by 2 WorldCat member libraries worldwide

L'objectif de cette thèse est de comprendre le comportement non linéaire du TBH utilisé pour un LNA à une fréquence de 2GHz. Une première méthode basée sur l'implémentation et la simulation d'un TBH équivalent non linéaire a été mise en oeuvre. Cette démarche nous a permis d'identifier les sources de non linéarité, sans pour autant nous permettre de comprendre l'implication des éléments du TBH. C'est pourquoi nous avons appliqué la théorie de Volterra. Les courants de distorsion sont alors exprimés sous forme littérale en fonction des paramètres du TBH ainsi que des impédances de source et de charge. Cette approche a été validée sur un LNA émetteur commun et sur un LNA cascode en technologie BiCMOS 0.25µm SiGeC. La contribution des non linéarités de la capacité base collecteur vis à vis de la distorsion globale des montages a été mise en évidence
Étude et modélisation de transistors MIS sur phosphure d'indium by Mireille Mouis( )

1 edition published in 1982 in French and held by 2 WorldCat member libraries worldwide

Modélisation en tenant compte des effets bidimensionnels et des phénomènes non stationnaires apparaissant aux faibles longueurs de grille. Caractéristiques du fonctionnement
Propriétés électriques et modélisation des dispositifs MOS avanvés : dispositif FD-SOI, transistors sans jonctions (JLT) et transistor à couche mince à semi-conducteur d'oxyde amorphe. Electrical properties and modeling of advanced MOS devices : FD-SOI device, Junctionless Transistor, and Amorphous-Oxide-Semiconductor Thin Film Transistor by So Jeong Park( )

1 edition published in 2013 in French and held by 2 WorldCat member libraries worldwide

Selon la feuille de route des industriels de la microélectronique (ITRS), la dimension critiqueminimum des MOSFET en 2026 ne devrait être que de 6 nm [1]. La miniaturisation du CMOS reposeessentiellement sur deux approches, à savoir la réduction des dimensions géométriques physiques etdes dimensions équivalentes. La réduction géométrique des dimensions conduit à la diminution desdimensions critiques selon la « loi » de Moore, qui définit les tendances de l'industrie dessemiconducteurs. Comme la taille des dispositifs est réduite de façon importante, davantage d'effortssont consentis pour maintenir les performances des composants en dépit des effets de canaux courts,des fluctuations induites par le nombre de dopants.... [2-4]. D'autre part, la réduction des dimensionséquivalentes devient de plus en plus importante de nos jours et de nouvelles solutions pour laminiaturisation reposant sur la conception et les procédés technologiques sont nécessaires. Pour cela,des solutions nouvelles sont nécessaires, en termes de matériaux, d'architectures de composants et detechnologies, afin d'atteindre les critères requis pour la faible consommation et les nouvellesfonctionnalités pour les composants futurs (“More than Moore” et “Beyond CMOS”). A titred'exemple, les transistors à film mince (TFT) sont des dispositifs prometteurs pour les circuitsélectroniques flexibles et transparents
Compréhension de l'apport des contraintes mécaniques sur les performances électriques des transistors avancés sur SOI by Anouar Idrissi-El Oudrhiri( )

1 edition published in 2016 in French and held by 2 WorldCat member libraries worldwide

L'évolution des performances des dispositifs microélectroniques se heurte aux limites de la miniaturisation. Les contraintes mécaniques constituent un levier potentiel pour dépasser ces limitations. Il est cependant indispensable de bien maitriser leur génération et de connaitre leur influence sur le transport dans le canal. L'objectif de cette thèse vise à étudier l'évolution de la contrainte mécanique en technologie CMOS et son influence sur le transport électronique dans des technologies sub-20nm réalistes. Ce travail s'appuie sur des simulations mécaniques bidimensionnelles. Différentes architectures TriGate et FDSOI sont alors étudiées. Les contraintes obtenues sont comparées à des mesures issues de la diffraction électronique. Plusieurs méthodes de caractérisation électrique et d'extraction de paramètres de transistor MOS sont utilisées. Parmi elles figurent notamment la technique de l'extraction de la mobilité par magnétorésistance. Nous analysons les variations de mobilité en fonction des dimensions et de leur impact sur la contrainte mécanique. Enfin nous utilisons la simulation TCAD pour explorer le potentiel de nouvelles briques technologiques innovantes en voie de développement pour des générations ultérieures. Parmi elles, citons l'intégration des zones fortement contraintes par des source-drains en SiGe à fort pourcentage en germanium ou l'impact des relaxations introduites par l'utilisation des grilles sacrificielles au cours de la fabrication. Dans cette perspective, des simulations électriques basées sur une approche piézo-résistive deviennent indispensables
Transistors à effet tunnel à base de matériaux bidimensionnels by Jiang Cao( )

1 edition published in 2017 in English and held by 2 WorldCat member libraries worldwide

L'isolement du graphène a suscité un grand intérêt vers la recherche d'applications potentielles de ce matériau unique et d'autres matériaux bidimensionnels (2D) pour l'électronique, l'optoélectronique, la spintronique et de nombreux autres domaines. Par rapport au graphène, les dichalcogenides de métaux de transition (TMD) 2D offrent l'avantage d'être des semi-conducteurs, ce qui permettrait de les utiliser pour des circuits logiques. Au cours des dix dernières années, de nombreux développements ont déjà été réalisés dans ce domaine où les opportunités et les défis coexistent. Cette thèse présente les résultats de simulations de transport quantique d'une nouvelle structure de dispositif logique à très faible consommation à base de matériaux bidimensionnels : le transistor à effet tunnel à base d'hétérostructures verticales de TMDs 2D. A cause de leur petite taille, ces dispositifs sont intrinsèquement dominés par des effets quantiques. Par conséquent, l'adoption d'une théorie générale du transport s'impose. Le choix se porte ici sur la méthode des fonctions de Green hors équilibre (NEGF), une approche largement utilisée pour la simulation du transport électronique dans les nanostructures. Dans la première partie de cette thèse, les matériaux 2D, leur synthèse et leurs applications sont brièvement introduits. Ensuite, le formalisme NEGF est illustré. Cette méthode est ensuite utilisée pour la simulation de deux structures de transistor à effet tunnel vertical basées sur l'hétérojonction van der Waals de Mos2 et WTe2. La description du système se base sur un modèle de masse effective calibré avec des résultats ab-initio (afin de reproduire la structure de bandes dans l'intervalle d'énergie intéressé par les simulations de transport) et aux mesures expérimentales de mobilité (pour le couplage électron-phonon). Les résultats non seulement démontrent la possibilité d'obtenir une forte pente sous seuil avec ce type de transistors, mais présentent une étude de la physique qui en détermine les performances en fonction de leur géométrie et de l'interaction entre électrons et phonons. Dans la dernière partie, les effets du malignement rotationnel entre les deux couches 2D sont investigués. Expérimentalement, ce type de désordre est difficile à éviter et peut considérablement affecter les performances du transistor. Par le moyen de simulations quantiques précises et d'analyses physiques, cette thèse montre les défis à relever dans la conception des transistors à effet tunnel à base de matériaux 2D performants
Etude des transistors MOS silicium-sur-isolant à grilles multiples tenant en compte de l'ingénierie de la bande interdite et des effets d'auto-échauffement by Marco Braccioli( Book )

2 editions published in 2009 in English and held by 2 WorldCat member libraries worldwide

This work focuses on the simulation of differents SOI structures. The first part manuscript is about the Monte Carlo simulation of double-gate SOI transistors featuring heterojunctions between the source/drain and the channel. The simulations pointed out a compromise between the gain in terms of provided current obtained by a larger carrier injection velocity, and the detrimental impact due to a bad electrostatic control. The second part concerns the self-heating effects of transistors fabricated in SOI technology, by simulations performed with a commercial tool. Electro-thermal simulations pointed out that self-heating originates by different ways between the different considered structures, because heat generated in the active region can be dissipated both through the contacts, the vertical direction and between adjacent devices. This paths are different for single - or double - gate transistors, of FinFETs. Then, attention has been focused on simulations of FinFET devices, featuring a gate length equal to 30 nm. Self-heating has been studied as a function of different technological parameters : source and drain extension length, buried oxied thickness, distance between adjacent fins, fin height
Étude de l'effet de champ et du transport dans des réseaux aléatoires percolants de nanofils de silicium by Thibauld Cazimajou( )

1 edition published in 2019 in French and held by 2 WorldCat member libraries worldwide

Random networks of nanowires, sometimes called nanonets, could be promising candidates for the 3D integration of CMOS biosensors. In this thesis we present characterization and simulation results of field effect transistors based on silicon nanonets (Si NN-FET). We show that measurements cannot be understood without account for dispersions within the nanonet.The static electrical characteristics of these Si NN-FETs were measured for different geometric parameters (channel length and nanowire density) on a large number of devices, in order to obtain statistically significant orders of magnitude for the main electrical parameters (apparent low field mobility, subthreshold slope ideality factor and threshold voltage), which were extracted by means of a compact model. In parallel, the theoretical variations of these parameters were evaluated using percolation theory and Monte Carlo simulations. Compared to the usual approaches found in the literature for percolating networks, the originality of our simulations is to take into account both field-effect and dispersions. Threshold voltage dispersions proved to be essential to understand the experimental dependence of electrical parameters with network parameters. The analysis of Si NN-FET low frequency noise (LFN) made it possible to estimate the variation, with nanowire density, of the electrical area of the nanonet. From the temperature variation of Si NN-FET electrical parameters, it was found that inter-nanowire junctions were thermally activated. The unexpected variation of mobility with temperature suggests that junction barrier heights are widely dispersed, an assumption which was validated by the Monte Carlo simulations
Conception et étude de dispositifs électriques à base de réseaux aléatoires de nanofils de ZnO pour applications biocapteurs by Fanny Morisot( )

1 edition published in 2019 in French and held by 2 WorldCat member libraries worldwide

Nanowires are structures combining a diameter of nanometric dimensions and length of micrometric dimension with interesting features for many fields of application such as electronics, optics and molecular detection. However, their small size makes them difficult and costly to integrate into devices. One way to overcome this issue is to assemble them to form a network of randomly oriented nanowires, also called nanonet, which is of macroscopic scale. This work deals with zinc oxide nanonets, which were successfully integrated into three different types of devices: field-effect transistors, DNA sensors and acetone detectors. First, we present the whole fabrication process, from nanowires synthesis to nanonet fabrication and integration into functional devices. Two integration processes were used. The first one involved direct nanonet integration on micro-hotplates with electrodes, provided by our industrial partner, for gaz sensing applications. The second one was a full microelectronic process, which was developed and tested in this work, for the fabrication of field effect transistors. We then discuss the performance of the different devices developed. The fabricated field effect transistors demonstrated remarkable properties which had never been achieved before in the literature for similar devices. We successfully detected DNA by fluorescence and showed the influence of nanowires density on such a sensor. Finally, the electrical detection of gaseous acetone was carried out over a wide range of conditions from dry atmosphere at room temperature to very humid atmosphere at 360°C. This work shows that ZnO nanonets have interesting properties that offer prospects for applications in fields as varied as electronics or the detection of chemical or biological molecules
Influence des contraintes mécaniques non-intentionnelles sur les performances des transistors MOS à canaux ultra-courts by Thomas Guillaume( Book )

2 editions published in 2005 in French and held by 2 WorldCat member libraries worldwide

La miniaturisation des dispositifs conduit à l'apparition de contraintes mécaniques significatives dans le canal des transistors sub-100nm. Ces contraintes, induites par certains procédés de fabrication, peuvent avoir un impact (positif ou négatif) sur les performances des dispositifs ; la maîtrise de ces effets constitue un enjeu majeur pour l'industrie microélectronique. Cette thèse a pour objectif de proposel des outils adaptés à l'ingénierie de la contrainte dans le canal, et de déterminer l'influence de certaines contraintes non-intentionnelles si les performances des architectures avancées de MOSFETs. Dans un premier temps, nous avons développé des modèles analytiques de mobilité à faible champ, basés sur une analyse détaillée de la structure de bandes du silicium contraint. En particulier, nous avons montré que les paramètres de transport des trous dans le silicium contraint pouvaient être obtenus à l'aide d'une formulation compatible, en termes de précision et de rapidité, avec les besoins du "stress-engineering". Ces modèles ont ensuite été utilisés pour étudier l'influence de trois éléments constitutifs du transistor : des canaux épitaxiés SiGe/Si, une grille métallique TiN, et des espaceurs de grille à base de Si3N4. Après une détermination expérimentale des contraintes résiduelles dans les matériaux mis en jeu, les contraintes générées dans le canal ont été calculées à l'aide de simulations mécaniques 2D pour des architectures typiques de transistors ultimes (simple et double grille). Les variations de mobilité induites par ces contraintes ont été évaluées pour les n- et p-MOSFETs en fonction de la longueur de grille et de l'orientation du canal
Caractérisation et modélisation de la variabilité au niveau du dispositif dans les MOSFET FD-SOI avancés by Krishna Pradeep( )

1 edition published in 2019 in French and held by 2 WorldCat member libraries worldwide

Selon l'esprit de la “loi de Moore” utilisant des techniques innovantes telles que l'intégration 3D et de nouvelles architectures d'appareils, le marché a également évolué pour commencer à imposer des exigences spécifiques aux composants, comme des appareils à faible consommation et à faible fuite, requis par l'Internet des objets (IoT) applications et périphériques hautes performances demandés par les applications 5-G et les centres de données. Ainsi, le secteur des semi-conducteurs s'est peu à peu laissé guider par les avancées technologiques, mais aussi par les applications.La réduction de la tension d'alimentation est encore plus importante pour les applications à faible puissance, comme dans l'IoT, cela est limité par la variabilité du périphérique. L'abaissement de la tension d'alimentation implique une marge réduite pour que les concepteurs gèrent la variabilité du dispositif. Cela nécessite un accès à des outils améliorés permettant aux concepteurs de prévoir la variabilité des périphériques et d'évaluer son effet sur les performances des leur conception, ainsi que des innovations technologiques permettant de réduire la variabilité des périphériques.Cette thèse se concentre dans la première partie et examine comment la variabilité du dispositif peut être modélisée avec précision et comment sa prévision peut être incluse dans les modèles compacts utilisés par les concepteurs dans leurs simulations SPICE. La thèse analyse d'abord la variabilité du dispositif dans les transistors FD-SOI avancés à l'aide de mesures directes. À l'échelle spatiale, en fonction de la distance entre les deux dispositifs considérés, la variabilité peut être classée en unités de fabrication intra-matrice, inter-matrice, inter-tranche, inter-lot ou même entre différentes usines de fabrication. Par souci de simplicité, toute la variabilité d'une même matrice peut être regroupée en tant que variabilité locale, tandis que d'autres en tant que variabilité globale. Enfin, entre deux dispositifs arbitraires, il y aura des contributions de la variabilité locale et globale, auquel cas il est plus facile de l'appeler la variabilité totale. Des stratégies de mesure dédiées sont développées à l'aide de structures de test spécialisées pour évaluer directement la variabilité à différentes échelles spatiales à l'aide de caractérisations C-V et I-V. L'effet de la variabilité est d'abord analysé sur des facteurs de qualité (FOM) sélectionnés et des paramètres de procédés extraits des courbes C-V et I-V, pour lesquels des méthodologies d'extraction de paramètres sont développées ou des méthodes existantes améliorées. Cette analyse aide à identifier la distribution des paramétres et les corrélations possibles présentes entre les paramètres.Ensuite, nous analysons la variabilité dépendante de la polarisation dans les courbes I-V et C-V. Pour cela, une métrique universelle, qui fonctionne quelle que soit l'échelle spatiale de la variabilité, est definée sur la base de l'analyse des appariement précédemment rapportée pour la variabilité locale. Cette thèse étend également cette approche à la variabilité globale et totale. L'analyse de l'ensemble des courbes permet de ne pas manquer certaines informations critiques dans une plage de polarisation particulière, qui n'apparaissaient pas dans les FOM sélectionnés.Une approche de modélisation satistique est utilisée pour modéliser la variabilité observée et identifier les sources de variations, en termes de sensibilité à chaque source de variabilité, en utilisant un modèle physique compact comme Leti-UTSOI. Le modèle compact est d'abord étalonné sur les courbes C-V et I-V dans différentes conditions de polarisation et géométries. L'analyse des FOM et de leurs corrélations a permis d'identifier les dépendances manquantes dans le modèle compact. Celles-ci ont également été incluses en apportant de petites modifications au modèle compact
 
moreShow More Titles
fewerShow Fewer Titles
Audience Level
0
Audience Level
1
  General Special  
Audience level: 0.91 (from 0.88 for Etude de l ... to 0.96 for Contrainte ...)

Languages
French (22)

English (6)