WorldCat Identities

Magnan, Pierre (19..-....; professeur)

Overview
Works: 30 works in 32 publications in 2 languages and 38 library holdings
Roles: Other, Thesis advisor, Opponent
Publication Timeline
.
Most widely held works by Pierre Magnan
Études de nouvelles architectures de composants intégrés sensibles à la lumière en filière FDSOI pour les applications de type imageur by Lina Kadura( )

1 edition published in 2019 in English and held by 2 WorldCat member libraries worldwide

Un nouveau type de capteur de lumière appelé FDPix, composé d'un transistor (1T) par pixel, est étudié. Il consiste à co-intégrer un transistor FDSOI (silicium sur isolant entièrement déserté) avec une photodiode pour permettre la détection de la lumière par polarisation arrière optique. Les charges photogénérées dans la diode induisent un décalage de tension de seuil (VT) sous illumination, appelé LIVS. Le LIVS est dû au couplage capacitif entre les grilles avant et arrière du transistor FDSOI et représente la métrique de performance clé à extraire et à optimiser. Dans ce travail, le comportement du dispositif en régimes continu et transitoire a été étudié et modélisé de manière approfondie. Bien qu'ils ne se limitent pas à ce nœud, tous les dispositifs testés ont été fabriqués en technologie FDSOI 28nm. Au moyen de simulations TCAD et de caractérisations électro-optiques, les paramètres du dispositif, tels que le facteur de couplage (BF) et le profil de la jonction, ont été optimisés pour améliorer ses performances. Il a été constaté que le FDPix est en fait un capteur à double réponse. Il présente une réponse linéaire aux intensités lumineuses faible qui se traduit par une sensibilité élevée, ainsi qu'une réponse logarithmique aux intensités élevées assurant une grande plage dynamique (DR) supérieure à 120 dB. Un modèle dédié a été développé et implémenté en environnement SPICE pour la conception de circuits. Ainsi, des nouveaux pixels, analogiques et numériques, ont été conçus, fabriqués et testés. Les résultats obtenus et présentés dans ce travail montrent le réel potentiel d'implémentation du FDPix dans des capteurs de lumière intelligents, ultra compacts, et de faible consommation, destinés aux applications More-than-Moore
Time-dependent internal Quantum Efficiency and diffusion Modulation Transfer Function of N/P photodiodes by Christelle Peillon( )

1 edition published in 2017 in English and held by 2 WorldCat member libraries worldwide

Conception d'un convertisseur Analogique-numérique à rampe par morceaux pour capteur d'image avec techniques de calibration by Cédric Pastorelli( )

1 edition published in 2016 in French and held by 2 WorldCat member libraries worldwide

The aim of this thesis is the implementation of new image sensors for mobile in CMOS (Complementary Metal Oxide Semiconductor) technology to meet strong market demand. Next generations of products require image sensors with high performances.These improvements would change the image quality with low noise architecture in one hand, and the use of new technologies to increase the signal level, or reduce the power consumption in the other hand. The gain in image quality leads to increase the size of the pixel's array, and the resolution of the data -the conversion speed becoming critical-. The subject of this thesis focuses on improving this latter point. A comparative study has been made between several architectures to find the best solution that would fit our needs.The ramp converter is the most suitable for small pixels, but his main drawback is the conversion time that requires 2N clock cycles. To obtain a higher frame rate, a method taking advantage of the photon noise has been presented. This readout circuit is based on a piecewise linear ramp converter and an algorithm that allows the linearization of the data. Furthermore, for noise reduction, the new architecture must take into account the digital correlated double sampling. During the period of design, test modes have also been designed and implemented to allow characterization of the circuit.The innovative part is the use of a piecewise linear ramp, which in simulation, reduces the readout time of 1us per row. However, this element needs calibration. A CMOS image sensor prototype of 13Mpixel has been made in 65 nm, 5 levels of metals, and 1 level of poly standard CMOS technology. Measurements showed that the INL and DNL of the converter were as good as with a conventional linear ramp. A careful consideration has been given to the measurement of noise, which unfortunately is higher than a "conventional" sensor. However, the consumption remains the same while having a faster conversion speed. The solutions are simple to integrate structurally and easy to implement. They have the advantage of not affecting the surface of the pixel, thus preserve the performance of the latter. The results found from the silicon-on measures are very encouraging, we gain almost 20% of the conversion time
Etude des bruits basse fréquence dans les détecteurs infrarouge quantiques refroidis à base de HgCdTe by Alexandre Brunner( )

1 edition published in 2015 in French and held by 2 WorldCat member libraries worldwide

Les exigences liées aux photodétecteurs modernes font de la maîtrise du niveau de bruit un enjeu majeur pour les technologies de demain. Le Random Telegraph Signal (RTS), à l'origine de « pixels clignotants » en imagerie, gênants pour l'utilisateur comme pour les algorithmes de traitement et d'analyse du signal, fait partie des sources de bruit problématiques. Ce travail en fait l'étude dans les détecteurs infrarouge quantiques refroidis à base de HgCdTe. Le premier chapitre présentera des généralités sur la détection infrarouge, le fonctionnement des photodétecteurs quantiques, le matériau HgCdTe, et le bruit. On exposera ensuite les études réalisées sur le bruit RTS dans les imageurs pour différents domaines de l'infrarouge et trois technologies de fabrication de photodiodes. L'évolution des caractéristiques du bruit (amplitude et fréquence) en fonction de la température du détecteur, du flux de photons reçus, de la polarisation appliquée, ou encore du temps d'intégration seront également analysées. Le troisième chapitre sera consacré à l'origine du bruit RTS. Pour cela, différentes architectures d'étages d'entrée de circuit de lecture et de technologies de fabrication de photodiodes seront passées en revue. Enfin, le dernier chapitre exposera l'étude par Deep Level Transient Spectroscopy des défauts profonds électriquement actifs dans la bande interdite du HgCdTe pour le proche infrarouge (Short Wave InfraRed, à 2,5µm)
Caractérisation par courant induit sous faisceau électronique (EBIC) à basse température de détecteurs infrarouges de 3ème génération by Adrien Yèche( )

1 edition published in 2019 in French and held by 2 WorldCat member libraries worldwide

Electron beam induced current (EBIC) characterizations have been performed on infrared (IR) photodetectors mainly based on HgCdTe (MCT). The EBIC setup has been developed to improve the signal to noise ratio and to address the whole IR spectrum. Monte Carlo simulations and experiments on a dedicated pattern have allowed quantifying the EBIC spatial resolution. In contrary to observations through a passivation requesting an energy high enough to inject electrons in the active layer, typically 15 keV for a spatial resolution of around 1.4 µm, a cross section study allows to reduce the resolution to 40 nm at 2 keV. At high energy, the beam investigates the bulk material and carriers are less influenced by interface states. A change in the carrier diffusion has been observed with a diffusion length increase with increasing the probe current for MWIR and LWIR p/n MCT at 300 and 145 K respectively. Even if the semiconductor properties are kept at low injection, a precise diffusion length determination can be obtained by a high signal to noise ratio enhanced by whether a strong probe current or a high energy. The cross section surface influence has been compared for intrinsic n/p and p/n MCT technologies thanks to top view and cross section observations. Finally, the modulation transfer function has been measured for MCT photodiodes in a matrix environment. Unlike optical measurements, the very good EBIC spatial resolution allows to investigate the future IR detectors for pixel pitches below 10 µm
Circuits de lecture innovants pour capteur infrarouge bolométrique by Benoît Dupont( Book )

2 editions published in 2008 in French and held by 2 WorldCat member libraries worldwide

This PhD work deals with the image quality improvement of Microbolometer infrared detectors by Fixed Pattern Noise Reduction. First the work addresses the problem thermal imaging acquisition with an uncooled technology. We show why the Fixed Pattern Noise is becoming a predominant factor in image quality evaluation based on the state of the Art in bolometric readout circuit design. An algebraic model is then discussed to identify the predominant technological factor in the detector signal dispersion. We show that this critical factor is the resistance prefactor of the bolometer. This statement has been verified through measurement campaigns on existing devices. An algorithm is presented to correct the signal spread introduced by the prefactor. Performance of this algorithm is evaluated and limits are explained. To overcome these limitations, a new mixed mode architecture is developed and validated by simulation. Finally, two circuits aiming at lowering the second order factors are presented and tested. Functionality is demonstrated and limitations are found. Five circuits have been drawn during this work. They are described in this manuscript
Etude d'un système de conversion analogique-numérique rapide de grande résolution adapté aux nouvelles générations de capteurs d'images CMOS by Sassi Ben aziza( )

1 edition published in 2018 in French and held by 2 WorldCat member libraries worldwide

Les technologies CMOS représentent aujourd'hui plus de 90% du marché des capteurs d'images : elles permettent d'intégrer des systèmes intelligents dans une seule puce (SoC = System-On-Chip) et ouvrent la voie à l'intégration d'algorithmes de plus en plus complexes dans les dernières générations de capteurs. Des techniques telles que la reconstruction grande dynamique nécessitent d'acquérir plusieurs images avec un même capteur et de les recombiner. Ces nouvelles contraintes nécessitent d'augmenter drastiquement le débit d'images pour des capteurs de tailles conséquentes (Jusqu'à 30 Mpixels), ainsi que d'augmenter la résolution du convertisseur analogique numérique (jusqu'à 14 bits). Cela crée une demande forte en techniques de conversion analogique-numérique. Ces techniques doivent obéir en même temps aux contraintes de performance notamment la vitesse, la résolution, le faible bruit, la faible consommation et l'intégrabilité mais aussi aux contraintes de qualité d'image impactées directement par la chaine de conversion analogique-numérique en plus de la technologie du pixel. D'ici découle une double problématique pour le sujet:- Etudier et déterminer les limites atteignables en termes de performance sur les différents axes précités.- Gestion du fonctionnement massivement parallèle lié à la structure inhérente des capteurs d'image en vue d'avoir une qualité d'image irréprochable
Implémentation de diode à avalanche à photon unique (SPAD) dans une technologie CMOS FD-SOI 28nm by Dylan Issartel( )

2 editions published in 2021 in French and held by 2 WorldCat member libraries worldwide

The objectives of this thesis concern the simulation, the design and the characterization of new single-photon avalanche diode (SPAD) structures implemented in 28nm FD-SOI (Fully Depleted Silicon on Insulator) CMOS technology from STMicroelectronics. SPAD photodetectors have a high detection sensitivity (combined with a very short response time) which makes them excellent candidates for Time of Flight (ToF) measurements in telemetry, facial recognition and LIDAR applications (Light Detection and Ranging) for autonomous cars. The integration of the SPAD into the FD-SOI CMOS technology allows to create an intrinsically 3D pixel, i) by implementing the SPAD at the PW (P-Well) / DNW (Deep N-Well) junction into the silicon bulk under the buried oxide (BOX), and ii) by using the silicon film located above the BOX to integrate the associated electronics (quenching and addressing circuits), while optimizing the filling factor with a back-side illumination (BSI) approach. The SPAD realized in the native technology (with respect of all design rules) have highlighted several weak points: a high DCR (Dark Count Rate) for low excess voltages (500Hz/µm2 at Vex = 0.5V for a breakdown voltage of 9.5V) and a predominant breakdown on the edges of the active zone. In this context, the work presented in this thesis has focused on the optimization of the electrical performances of the FD-SOI SPAD by modifications of the structure: adjustments of DNW implantation conditions, modifications of STI (Shallow Trench Isolation) etc. The optimized SPAD FD-SOI structures have experimentally demonstrated a much lower level of DCR (17Hz/µm2 at Vex = 1V for a breakdown voltage of 15.8V). Preliminary electro-optical characterizations were carried out with a photon detection probability of 7% at Vex = 1V and a wavelength of 650nm. Even if this work did not achieve the performance of the state of the art, it explored many paths for optimization, some leading to a significant improvement in the performance of SPAD in this technology. The continuation of this work (association of these SPAD FD-SOI structures optimized with powerful integrated electronics, thinning of the devices to operate with back side illumination etc.) should allow to realize intrinsically 3D SPAD pixels (without the use of wafer-to-wafer bonding) with high performance in the near infrared for embedded 3D imaging applications
Développement et caractérisation de nouveaux procédés de passivation pour les capteurs d'images CMOS by Fatima Zahra Ait Fqir Ali( )

1 edition published in 2013 in French and held by 1 WorldCat member library worldwide

La conception des futures générations de capteurs d'images CMOS, nécessite l'intégration de structures 3D telles que les tranchées profondes d'isolation, ou encore l'adoption de nouvelles architectures telles que les capteurs d'images à illumination face arrière. Cependant, l'intégration de telles architectures engendre l'apparition de nouvelles interfaces Si/SiO2, pouvant être la source d'un fort courant d'obscurité Idark, dégradant considérablement les performances électro-optiques du capteur. Ainsi, dans le but d'éliminer le Idark et d'augmenter l'efficacité de collecte et de confinement des photoporteurs au sein de la photodiode, la passivation de ces interfaces par l'introduction d'une jonction fortement dopée a été étudiée. D'une part, la passivation de la face arrière a été réalisée par implantation ionique activée par recuit laser pulsé. Grâce à un traitement très court et localisé, le recuit laser a démontré sa capacité à réaliser des jonctions minces et très abruptes. Une très bonne qualité cristalline ainsi que des taux d'activation avoisinant les 100% ont pu être atteint dans le mode fusion. Le mode sous-fusion quant à lui permet d'obtenir des résultats prometteurs en multipliant le nombre de tir laser. Les résultats électriques ont permis de distinguer les conditions optimales d'implantation et de recuit pour l'achèvement d'un faible niveau de Idark comparable à la référence en vigueur ainsi qu'une bonne sensibilité. Le deuxième axe d'étude s'est intéressé à la passivation des flancs des DTI par épitaxie sélective dopée in-situ. Des dépôts très uniformes de la cavité accompagnés d'une très bonne conformité de dopage le long des tranchées ont pu être réalisés. Les résultats sur lot électrique ont montré un très faible niveau de Idark supplantant la référence en vigueur
Contributions à l'amélioration de la dynamique des capteurs d'image CMOS à la réponse linéaire by Philippe Martin-Gonthier( Book )

1 edition published in 2010 in French and held by 1 WorldCat member library worldwide

Burst CMOS image sensor with on-chip analog to digital conversion by Rémi Bonnard( )

1 edition published in 2016 in English and held by 1 WorldCat member library worldwide

This work aims to study the inflows of the 3D integration technology to ultra-high speed CMOS imaging. The acquisition speed range considered here is between one million to one billion images per second. However above ten thousand images per second, classical image sensor architectures are limited by the data bandwidth of the output buffers. To reach higher acquisition frequencies, a burst architecture is used where a set of about one hundred images are acquired and stored on-chip. 3D integration technologies become popular more than ten years ago and are considered as a complementary solution to the technological improvements of the devices. We have chosen a technology where integrated circuits are stacked on the top of each other (3D-SIC). The interconnection density between the circuits is high enough to enable interconnections at the pixel level. The 3D integration offers some significant advantages because it allows deporting the readout electronic below the pixel. It thus increases the fill factor of the pixel while offering a wide area to the signal processing circuit. For burst imaging, this technology provides more room to the memory dedicated to the image storage while staying close to the pixel. It also allows implementing analog to digital converter on-chip
Étude d'imageurs CMOS fortement dépeuplés pour l'amélioration des performances des futurs instruments d'observation spatiaux by Jean-Baptiste Lincelles( )

1 edition published in 2015 in French and held by 1 WorldCat member library worldwide

This work investigates solutions to extend the space charge region in CMOS image sensors in order to enhance the photo-generatedcharge collection from near-infraredradiations. Photodiode bias increase and low doped silicon substrate are proposed for this study. A theoretical analysis based on analytical model and TCAD simulations shows technological difficulties for photodiode bias in crease and the consequences of using high-resistivity silicon substrates on the imager performances. Space charge region dependency on the pixel design is assessed through simulations. A 3T pixel CMOS image sensor was developed and fabricated on a high resistivity float-zone silicon. Sensor characterization confirms space charge region dependency on the pixel design and the correlation between its extension and electro-optical performances. Design rules are defined to optimize electro-optical performances while limiting punchthrough current in the pixels array
Developing a method for modeling, characterizing and mitigating parasitic light sensitivity in global shutter CMOS image sensors by Federico Pace( )

1 edition published in 2021 in English and held by 1 WorldCat member library worldwide

L'imagerie à haute-vitesse sans distorsions spatiales est devenue cruciale pour une large gamme d'applications comme la vision industrielle, la reconnaissance du mouvement et l'imagerie de la Terre depuis l'espace. La technologie d'imagerie CMOS a donc évolué vers une modalité de prise de vue appelée « snapshot », grâce au développement des Capteurs d'Image à Obturation Globale. Néanmoins, ce type d'imageurs présente une dégradation des performances due à une sensibilité à la lumière parasite non-négligeable du Nœud de Stockage, qui en limite l'exploitation. Bien que beaucoup de travaux aient été consacrés à la réduction de la Sensibilité à la Lumière Parasite, il existe des interrogations et des manquements relatifs à la caractérisation et la modélisation de cette figure de mérite.Ces travaux s'intéressent au développement d'un cadre pour la modélisation, la caractérisation et l'atténuation de la Sensibilité à la Lumière Parasite dans les imageurs CMOS à Obturation Globale.Le cadre se base sur le développement d'une métrique pour la caractérisation, d'une méthode de simulation et de différentes méthodes de correction en post-traitement dans le but de faire émerger des recommandations pour la conception et d'augmenter les performances des imageurs de manière efficace et peu coûteuse
Etude des effets singuliers produits par les particules énergétiques chargées de l'environnement radiatif spatial sur les capteurs d'images CMOS by Valérian Lalucaa( )

1 edition published in 2013 in French and held by 1 WorldCat member library worldwide

This thesis studies the single event effects of space environment in CMOS image sensors (CIS). This work focuses on the effects of heavy ions on 3T standard photodiode pixels, and 4T and 5T pinned photodiode pixels. The first part describes the space radioactive environment and the sensor architecture. The most harmful events (SEL and SETs) are identified thanks to the scientific literature. The experimentally tested sensors agree with the theoretical work. SETs are compared to STARDUST simulations with a good agreement for all ions and sensors. The work explains why the SETs on 3T pixels are insensitive to the various photodiode designs, and they are decreased when an epitaxial substrate is used. A method using anti-blooming was successfully used in 4T and 5T pixels to prevent the spread of the SETs. The mechanism of latchup in 4T pixel sensors is described. All the identified mechanisms are very useful to provide hardening methods for the CISs
Étude et modélisation de la conversion rayonnement lumineux-signal électrique dans les capteurs d'images à pixels actifs by Cécile Marques( Book )

1 edition published in 2001 in French and held by 1 WorldCat member library worldwide

Cette thèse est consacrée à l'étude et à la modélisation de la conversion rayonnement lumineux-signal électrique dans les capteurs d'images CMOS à pixels actifs (APS) qui détermine le rendement quantique de ce type de détecteurs. Dans une première partie, l'étude concerne le parcours des photons dans les couches superficielles avec les réflexions, les transmissions et les possibles absorptions qu'ils peuvent subir et débouche sur une modélisation basée sur des matrices de transmission. Dans un second temps, on s'intéresse au cheminement des électrons générés par absorption des photons et à leur conversion en signal. Les phénomènes de collection (directe ou par diffusion) et de diaphotie sont analysés analytiquement et au moyen de simulations physiques appliquées à plusieurs technologies. Les résultats de mesures (matrices complète et pixels isolés en technologie 0.7 µm et 0.5 µm) ont été comparés au modèle analytique mis en place. Enfin, les conséquences de l'évolution de la technologie CMOS sont abordées ainsi qu'un certain nombre de modifications possibles afin de préserver une sensibilité acceptable sur ce type de capteurs d'images
Analyse de l'apport des technologies d'intégration tri-dimensionnelles pour les imageurs CMOS : application aux imageurs à grande dynamique by Fadoua Guezzi Messaoud( )

1 edition published in 2014 in French and held by 1 WorldCat member library worldwide

With the increase of systems complexity, integrating different technologies together has become a major challenge. Another challenge has traditionally been the limitation on the throughout between different part of the system coming from the interconnections. If traditional two dimensional integration solutions like System In a Package (SIP) bring heterogonous technologies together there is still limitations coming from the restricted number and lengths of interconnections between the different system components. Three Dimensional stacking (3D), by exploiting short vertical interconnections between different circuits of mixed technologies, has the potential to overcome these limitations. Still, despite strong interests for the 3D concepts, there is no advanced analysis of 3D integration benefits, especially in the field of imagers and smart image sensors. This thesis study the potential benefits of 3D integration, with local processing and short feedback loops, for the realisation of a High Dynamic Range (HDR) image sensor. The dense vertical interconnections are used to locally adapt the integration time by group of pixels, called macro-pixels, while keeping a classic pixel architecture and hence a high fill factor. Stacking the pixel section and circuit section enables a compact pixel and the integration of flexible and versatile functions. High Dynamic Range values producing an important quantity of data, the choice has been made to implement data compression to reduce the circuit throughout. A first level of compression is produced by coding the pixel value using a floating format with a common exponent shared among the macro-pixel. A second level of compression is proposed based on a simplified version of the Discrete Cosine Transform (DCT). Using this two level scheme, a compression of 93% can be obtained with a typical PSNR of 30 dB. A validation of the architecture was carried out by the development; fabrication and test of a prototype on a 2D, 180 nm, CMOS technology. A few pixels of each macro-pixel had to be sacrificed to implement the high dynamic range control signals and emulate the 3D integration. The test results are very promising proving the benefits that will bring the 3D integration in term of power consumption and image quality compared to a classic 2D integration. Future realisations of this architecture, done using a real 3D technology, separating sensing and processing on different circuits communicating by vertical interconnection will not need the sacrifice of any pixel to adjust the integration time, improving power consumption, image quality and latency
Contribution au développement d'une technologie d'intégration tridimensionnelle pour les capteurs d'images CMOS à pixels actifs by Perceval Coudrain( Book )

1 edition published in 2009 in French and held by 1 WorldCat member library worldwide

Durant la dernière décennie, le marché des capteurs d'images électroniques a connu un essor considérable, appuyé par la démocratisation des applications nomades. Si le domaine a longtemps été dominé par les dispositifs CCD, les capteurs APS (Active Pixel Sensors) se sont depuis largement imposés, aidés par la pénétration des technologies CMOS. Une miniaturisation soutenue de la taille des pixels a conduit à des résolutions d'images élevées, mais a fait émerger des limitations sur les performances électro-optlques. Si celles-ci ont pu être partiellement compensées par des adaptations de la technologie, la perspective de pixels sub-microniques nécessite en revanche l'introduction d'architectures innovantes. Un pixel tridimensionnel est ici étudié, permettant de dissocier verticalement les fonctions de photo-détection et de lecture sur deux niveaux actifs. En plus de tirer les bénéfices d'une illumination par la face arrière, cette configuration permet une large augmentation de la surface photosensible et de la charge à saturation. Malgré l'engouement rencontré ces dernières années pour les technologies tridimensionnelles, la réalisation d'un pixel CMOS fortement miniaturisé (<2 µm) en 3D révèle une difficulté majeure, liée au micro-dimensionnement des interconnexions 3D entre les deux niveaux de circuit, incompatible avec les performances d'alignement lors du collage de circuits. Une construction séquentielle est ici proposée pour contrecarrer cette limitation. Les briques technologiques associées dans cette approche sont étudiées à partir de pixels de 1.4 µm : transfert de couche SOI sur circuit par collage moléculaire, fabrication de transistors FDSOI à faible budget thermique (<700°C), gravure de contacts à fort facteur de forme. Les performances en bruit basse fréquence sont comparées à celles de technologies planaires sur la base de mesures de transistors élémentaires. Plusieurs solutions technologiques alternatives sont finalement investiguées
Modélisation pour la simulation et la prédiction des performances des photodiodes à avalanche en mode Geiger pour Lidars spatiaux by Aymeric Panglosse( )

1 edition published in 2019 in French and held by 1 WorldCat member library worldwide

This work focuses on modelling for simulation and prediction purposes ofCMOS SPADs performance parameters used in spaceborne Lidars. The innovative side ofthis work lies in a new methodology based on physical models for semiconductor devices,measurements performed on the targeted CMOS process and commercial simulation tools topredict CMOS SPADs performances. This method allows to get as close as possible to theprocess reality and to improve predictions. A set of SPAD has been designed and fabricated,and is used for measurements and model validation. SPAD design has been done with respectto CNES and Airbus Defence Space Lidar specification, in order to produce devices that willimprove our knowledge in terms of understanding of the involved physical mechanisms, SPADsdesign and test method, for a possible integration within their future spaceborne Lidars
Fast scalable and variability aware CMOS image sensor simulation methodology by Zhenfu Feng( )

1 edition published in 2014 in English and held by 1 WorldCat member library worldwide

The resolution of CMOS image sensor is becoming higher and higher, while for identifying its performance, designers need to do a series of simulations, and this work consumes large CPU time in classical design environment. This thesis titled "Fast Scalable and Variability Aware CMOS Image Sensor Simulation Methodology" is dedicated to explore a new simulation methodology for improving the simulation capability. This simulation methodology is used to study the image sensor performance versus low level design parameter, such as transistor size and process variability. The simulation methodology achieves error less than 0.4% on 3T-APS architecture. The methodology is tested in various pixel architectures, and it is used in simulating image sensor with 15 million pixels, the simulation capability is improved 64 times and time consumption is reduced from days to minutes. The potential application includes simulating array-based circuit, such as memory circuit matrix simulation
Étude de la passivation du silicium dans des conditions d'irradiation électronique de faible énergie by Romain Cluzel( )

1 edition published in 2010 in French and held by 1 WorldCat member library worldwide

L'illumination par la face arrière amincie des imageurs CMOS est une des voies étudiées pour accroître le rapport signal à bruit et ainsi la sensibilité de ce capteur. Or cette configuration est adaptée à la détection des électrons dans la gamme d'énergie [[1 ; 12 keV]. L'électron incident crée, par multiplication, plusieurs centaines d'électrons secondaires, proche de la surface. Une couche de passivation par surdopage P++ de la face arrière est nécessaire afin de réduire le nombre de recombinaisons de surface des électrons. Par effet de champ électrique, la couche de passivation augmente le nombre de charges collectées, et ainsi le gain de collection du capteur. L'objectif de cette thèse est de développer des moyens de caractérisation pour déterminer in situ les performances sur le gain de collection de six procédés de passivation. Préalablement, le profil de dépôt d'énergie de l'électron incident est étudié au moyen d'une simulation Monte-Carlo puis d'un modèle analytique. Un modèle associé du gain de collection indique qu'à forte énergie, l'effet miroir de la passivation est déterminant tandis qu'à faible énergie, l'épaisseur de la passivation est un facteur clef. Une première expérience d'irradiation de diodes étendues P++=N permet de dégager l'influence du procédé de passivation sur les recombinaisons de surface. Grâce à une seconde caractérisation de type < événement unique >, directement sur capteur CMOS aminci, les passivations sont discriminées quant à leur effet miroir et l'étalement de la charge qu'elles induisent. Le recuit laser d'activation des dopants peut s'avérer une source d'inhomogénéités du gain sur la surface de la matrice
 
moreShow More Titles
fewerShow Fewer Titles
Audience Level
0
Audience Level
1
  General Special  
Audience level: 0.00 (from 0.00 for Time-depen ... to 0.00 for Time-depen ...)

Languages
French (17)

English (5)